数字实验讲义.doc

目 录验证性实验实验 一 TTL各种门电路功能测试3* 实验 二 BCD格雷码转换实验7实验 三 组合逻辑电路分析9* 实验 四 3/8译码器实验 13实验 五 四位二进制全加器实验17实验 六 数据选择器实验19实验 七 触发器实验22实验 八 移位寄存器实验25实验 九 移位寄存器型计数器实验 29* 实验 十 计数器实验33* 实验 十一 减法计数器实验39实验 十二 三位扭环计数器实验41* 实验 十三 DA转换实验43实验 十四 AD转换实验46设计性实验实验一 光控路灯实验 49实验二 交通灯自动切换实验50实验三 模拟汽车尾灯实验51实验四 数字钟实验52实验五 梯形波产生电路（设计性实验）54实验六 输血规则（设计性实验）55实验七 步进电机（设计性实验）56实验八 电子秒表（设计性实验）57实验九 数字钟及定时打铃（设计性实验）58实验十 节日彩灯（设计性实验）59实验十一 六人智力抢答（设计性实验）60实验十二 篮球记分牌（设计性实验）61实验十三 模拟乒乓球比赛（设计性实验）62实验十四 频率计（设计性实验）63实验十五 转速表（设计性实验）64实验十六 列车时刻滚动显示（设计性实验）65实验十七 邮件分拣（设计性实验）66实验十八 屏幕点阵显示（设计性实验）67* 实验十九 110序列脉冲检测实验 68附 录 芯片管脚及功能介绍 70实验一 TTL各种门电路功能测试一、实验目的：1、熟悉TTL各种门电路的逻辑功能及测试方法。2、熟悉万用表的使用方法。二、实验设备及器件1. SAC-DS4数字逻辑实验箱 1个2. 数字万用表 1块3. 74LS20双四输入与非门 1片4. 74LS02四二输入或非门 1片5. 74LS51双2-3输入与或非门 1片6. 74LS86 四二输入异或门 1片7. 74LS00四二输入与非门 2片三、实验内容与步骤 1、与非门逻辑功能测试用74LS20双四输入与非门进行实验，其引脚图见附录。(1) 按图1-1接线。图11(2) 按表1-1要求用开关改变输入端A、B、C、D的状态，借助指示灯和万用表，把测试结果填入表1-1中。表1-1输 入 输 出 FABCD电压（V）逻辑状态00000001001101111111 2、或非门逻辑功能测试用74LS02二输入四或非门进行实验，其引脚图见附录。(1) 按图1-2接线。 图1-2(2) 按表1-2的要求用开关改变输入量A、B的状态，借助指示灯和万用表观测各 相应输出端F的状态，并将测试结果填入表1-2中。表1-2输 入输 出 F AB电压(V)逻辑状态00 01 10 11 3、与或非门逻辑功能测试用74LS51双23输入与或非门进行实验，其引脚图见附录。(1) 按 图1-3接线。 图1-3(2) 按表1-3要求用开关改变输入量A、B、C、D的状态，借助指示灯和万用表观测各对应输出端F的状态，并把测试结果记入表1-3中。表1-3输 入输 出 F A B C D 电压(V) 逻辑状态 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1 4、异或门逻辑功能测试用74LS86二输入四异或门进行实验，其引脚图见附录。(1) 按图1-4接线。 图1-4(2) 按表1-4要求用开关改变输入量A、B的状态，借助指示灯和万用表观测各对应输出端F的状态，并把测试结果填入表1-4中。 表1-4输 入输 出 FAB电压(V)逻辑状态00 01 10 11 5、利用74LS00与非门实现“与电路”、“或电路”、“或非电路”、“异或电路” 要写出各种电路的逻辑表达式和真值表，画出逻辑图并在实验仪上加以验证。四、实验要求1、将实验结果填入各相应表中。2、分析各门电路的逻辑功能。3、回答下面问题(1) 与非门一个输入端接连续脉冲，其余端是何状态时允许脉冲通过，是何状态时禁止脉冲通过？(2) 为什么异或门又称可控反相门？ 4、独立完成实验，交出完整的报告。实验二 BCD码-格雷码转换实验一、实验目的1、熟悉数字系统常用的类型代码。2、掌握各类代码间相互转换的方法。二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 器件 自选三、实验内容与步骤1、用组合逻辑电路实现BCD码-格雷码转换按下列步骤动作：(1) 列真值表如表2-1： 表2-1输入BCD码输出格雷码B3B2B1B0G3G2G1G000000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000(1) 分别画出G3、G2、G1、G0的卡诺图用卡诺图化简，分别写出G3、G2、G1、G0的简化逻辑表达式。(4) 选74LS86芯片，画接线图。图2-12、2114RAM芯片实现BCD码-格雷码转换按下列步骤操作：(1) 列真值表，如表2-1。(2) 将2114芯片插入插座，其地址A6-A9接地，A0-A4看作BCD码的B0-B4，分别接电平开关，2114的CS、WE也分别接电平开关；(3) 将2114的D0-D3分别接电平开关，以B0-B4为单元地址，以G0-G3为单元内容，利用开关控制2114对其前16个单元逐个进行写操作，把表6-1存入RAM中，再令CS=1，WE=1。(4) 将2114的D0-D3由接开关改接指示灯，令CS=0，WE=1。则由开关输入B0-B4值，指示灯就会显示相应的格雷码值。四、实验要求：1、 本设计、组装、查排故障均应独立完成。2、 深入领会利用RAM进行代码转换的机理。交出完整的实验报告。* 实验三 组合逻辑电路分析一实验目的1. 掌握组合逻辑电路的分析方法2. 验证半加器、全加器、半减器、全减器、奇偶校验器、原码/反码转换器逻辑功能。二、实验设备及器件1. SAC-DS4数字逻辑实验箱 1个2. 万用表 1块3. 74LS00 四二输入与非门 3片4. 74LS86 四二输入异或门 1片三、实验内容与步骤1、分析半加器的逻辑功能（1） 用两片74LS00（引脚见附录）按图31接线。74LS00芯片14脚接+5V,7脚接地。图31（2） 写出该电路的逻辑表达式，列真值表（1） 按表3-1的要求改变A、B输入，观测相应的S、C值并填入表3-1中。（2） 比较表3-1与理论分析列出的真值表，验证半加器的逻辑功能。 表3-1 输 入输 出ABSC00011011 2、分析全加器的逻辑功能1）用三片74LS00按图3-2接好线。74LS00芯片14脚接 +5v,7脚接地.图3-22） 析该线路，写出Sn、Cn的逻辑表达式，列出其真值表。3） 表3-2利用开关改变An、Bn、Cn-1的输入状态，借助指示灯或万用表观测Sn、Cn的值填入表3-2中。4） 表3-2的值与理论分析列出的真值表加以比较，验证全加器的逻辑功能。 表3-2输 入输 出AnBnCn-1SnCn000001010011100101110111 3、分析半减器的逻辑功能（1） 用两片74LS00按图3-3接好线。74LS00芯片14脚接 +5v,7脚接地.图3-3（2）分析该线路，写出D、C的逻辑表达式，列出真值表。（3）按表3-3改变开关A、B状态，观测D、C的值并填入表4-3中。（4）将表3-3与理论分析列出的真值表进行比较，验证半减器的逻辑功能。 表3-3输 入 输 出ABDC000110114、分析全减器的逻辑功能（1）用一片74LS86和两片74LS00按图3-4接线。各片的14脚接 +5V,7脚接地。 图3-4（2） 分析该线路，写出Dn、Cn的逻辑表达式，列出真值表。（3） 按表3-4改变An、Bn、Cn-1的开关状态，借助万用表或指示灯观测输出Dn、Cn的状态并填入表4-4中。（4） 对比表3-4和理论分析列出的真值表，验证全减器的逻辑功能。表3-4输 入输 出AnBnCn-1DnCn000001010011100101110111 5、分析四位奇偶校验器的逻辑功能1)用74LS86按图3-5接好线。74LS86芯片14脚接 +5v,7脚接地.图3-5 2）分析该线路，写出逻辑表达式，列出真值表。3) 按表3-5改变A、B、C、D开关状态，借助指示灯或万用表观测输出F状态，填入表3-5中。4) 对比表3-5与理论分析列出的真值表，验证奇偶校验器的逻辑功能。 表3-5 输 入输 出ABCDQ00000001001000110100010101100111100010011010101111001101111011116、分析四原码/反码转换器的逻辑功能(2) 用74LS86按图3-6接好线。74LS86芯片14脚接 +5v,7脚接地。图3-6 (2) 分析该线路，写出逻辑表达式，列出真值表。(3) 按表3-6利用开关改变M、K3、K2、K1、K0的输入状态，借助指示灯或万用表 观测 Q3、Q2、Q1、Q0的状态，填入表3-6中。 (4) 对比分析理论值与实测值，验证该线路的功能。 表3-6输 入输 出M=0M=1K3K2K1K0Q3Q2Q1Q0Q3Q2Q1Q000000001001101111111实验四 3/8译码器一、实验目的1、掌握中规模集成电路译码器的工作原理及逻辑功能。1、 学习译码器的灵活应用。二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 74LS138 3-8线译码器 2片4. 74LS40 双四输入与非门 1片三、实验内容与步骤74LS138管脚图见附录，其与非门组成逻辑图见图4-1。图4-1控制输入端S1=1，S2=S3=0，译码器工作，否则译码器禁止，所有输出端均为高电平。1、译码器逻辑功能测试1) 按图4-2接线。图4-22) 根据表4-1，利用开关设置S1、S2、S3、及A2、A1、A0的状态，借助指示灯或万用表观测Q0-Q7的状态，记入表5-1中。表4-1输 入输 出 S1S2S3A2A1A0Q0Q1Q2Q3Q4Q5Q6Q7011100000100001100010100011100100100101100110100111 2、 用两片74LS138组成4-16线译码器按图4-3接线，利用开关改变输入D0-D3的状态，借助指示灯或万用表监测输出端，记入表4-2中，写出各输出端的逻辑函数。 图4-3表4-2输 入输 出D3D2D1D0Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q1500000001001000110100010101100111100010011010101111001101111011113、利用译码器组成全加器线路 用74LS138和74LS20按图4-4接线，74LS20芯片14脚接 +5v,7脚接地.利用开关改变输入Ai、Bi、Ci-1的状态，借助指示灯或万用表观测输出Si、Ci的状态，记入表4-3中，写出输出端的逻辑表达式。 图4-4 表4-3输 入输 出S1AiBiCi-1SiCi010001001101010111100110111101111四、实验要求：1、整理各步实验结果，列出相应实测真值表。2、总结译码器的逻辑功能及灵活应用情况。2、 交出完整的实验报告。实验五 四位二进制全加器一、实验目的1、 掌握中规模集成电路四位全加器的工作原理及其逻辑功能。2、 学习全加器的应用。二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 74LS283 四位二进制全加器 1片三、实验内容与步骤 1、 74LS283四位全加器它是由与或非门及反相器组成的采用串行进位形式的四位全加器，其引脚见附录。1）按图5-1接线。图5-1 2） 用开关按表5-1设置输入A1-A4、B1-B4、C0的状态，借助指示灯观测输出F1-F4、C4的状态，并记入表5-1中。表5-1输 入输 出A4 A3 A2 A1B4 B3 B2 B1C0F4 F3 F2 F1C40 0 0 10 0 0 11 0 1 0 00 0 1 10 1 0 0 0 0 1 1 11 1 0 0 11 0 0 00 1 0 1 10 1 0 11 1 1 0 00 1 1 00 1 1 0 10 1 0 01 1 1 1 11 1 1 10 2、 用74LS283四位全加器实现BCD码到余3码的转换将每个BCD码加上0011，即可得到相应的余3码。故应按图5-2接线。图5-2利用开关输入BCD码，借助指示灯观测输出的余3码，填入表5-2中。 表5-2输入BCD 码输出余3码B4 B3 B2 B1 F4 F3 F2 F1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1四、 实验要求1、整理实验数据填入表中2、分析实验结果，写进报告中。实验六 数据选择器实验一、实验目的1、 掌握中规模集成电路数据选择器的工作原理及逻辑功能。2、 学习数据选择器的应用。二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 74LS153双四选一数据选择器 1片三、实验内容与步骤 74LS153双四选一数据选择器，其引脚图见附录。两个选择器各有一个控制端（S1、S2），共用一组输入选择代码A0-A1，输出为原码，其内部逻辑图如图6-1所示。图6-11、 74LS153双四选一数据选择器功能测试1) 按图6-2接线。 图6-22) 利用开关按表6-1改变输入选择代码的状态及输入数据的状态，借助指示灯或万用表观测输出Q的状态填入表6-1中。 表6-1输 入输 出SA1A0DQ1000D0001D1010D2011D32、 用74LS153双四选一数据选择器实现全加功能1） 全加器的真值表表6-2 全加器的真值表输 入输 出ABCn-1SC0000000110010100110110010101011100111111表中S为全加器的和，C为向高位进位。2） 用“74LS153双四选一数据选择器”的8个置数端实现Cn-1,则全加器功能如下表：表6-3 “双四选一数据选择器”构成全加器功能表输 入输 出ABC1C2SC000 1D00 2D000001 1D00 2D010011 1D10 2D110010 1D11 2D101101 1D2O 2D2 10100 1D21 2D201110 1D31 2D301111 1D31 2D311 3） 按图6-3接线。图6-34） 改变开关输入状态，借助指示灯或万用表观测输出，验证全加器功能。5） 10脚接地，13脚接电源。改变开关输入状态，借助指示灯或万用表观测输出，验证全加器功能。四、实验要求 1、分析数据选择器的逻辑功能。 2、分析用数据选择器实现全加功能的机理。* 实验七 触发器实验一、实验目的1、 掌握D触发器和J-K触发器的逻辑功能及触发方式。2、 熟悉现态和次态的概念及两种触发器的次态方程。二、实验设备及器件1、 SAC-DS4数字逻辑电路实验箱 1个2、 万用表 1块3、 74LS74 双D触发器 1片4、 74LS112双J-K触发器 1片三、实验内容与步骤1、 74LS74触发器逻辑功能测试1）按图7-1接线。图7-12）直接置位（SD）端复位（RD）端功能测试。利用开关按表7-1改变、的逻辑状态（D,CP状态随意），借助指示灯或万用表观测相应的、状态，结果记入表7-1中。表7-1输 入输 出CPDQ111100 任意状态3）与CP端功能测试从端输入单个脉冲,按表7-2改变开关状态。将测试结果记入表7-2中。 表7-2输 入输 出 n+1DCP原状态n=0原状态n=101111111112、74LS112 触发器逻辑功能测试。1） 按图7-2接线。图7-2 2）直接置位（）复位（）功能测试 利用开关按表7-3改变 和的 状态，J、K、CP可以为任意状态，借用指示灯和万用表观察输出状态并将结果记入表7-3中。 表7-3输 入输 出CPJKQ10101111010100任意状态 3） 翻转功能测试。 图7-2中CP端加单脉冲，按表7-4利用开关改变各端状态，借助指示灯或万用表观测输出端，状态记入表7-4。 表7-4输 入输 出 Qn+1JKCP原状态n=0原状态n=100110110011101101011011011110110四、实验要求1、整理实验数据填好表格.2、分析各触发器功能. 3、交出完整的实验报告.* 实验八 移位寄存器实验一、实验目的 1、掌握移位寄存器的工作原理，逻辑功能及应用。 2、掌握二进制码的串行并行转换技术和二进制码的传输。二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 74LS74 双D触发器 2片4. 74LS194 四位双向通用移位寄存器 2片三、实验内容与步骤 1、测试单向右移寄存器的逻辑功能(1) 用两块74LS74按图8-1接好实验电路。74LS74芯片14脚接+5V,7脚接地。图8-1(2) 利用直接复位端RD（SD =1 、RD =101）先使寄存器清“0”（Q1 Q2 Q3 Q4 =0000）；然后使D1 =1，在CP1 CP4 （4个CP）作用下，4个“1”信号寄存于该寄存器中；之后再使D10，在CP5CP8（4个CP）作用下4个“0”信号寄存于该寄存器中，将结果记入表8-1中。 表8-1CPRDSDD1Q1 Q2Q3Q400111112111311141115110611071108110任意状态(3) 将D1和Q4通过非门相连，构成右移循环计数器, 在CP脉冲作用下，观察循环右移功能，将实验结果记入表8-2中。表8-2CP Q1 Q2Q3Q4001111211311411511611711811 2、测试四位双向移位寄存器的逻辑功能74LS194（T453）是由四个触发器和若干个逻辑门组成的TTL中规模集成电路，其管脚引线见附录，逻辑图见图13-2。Q1 、Q2 、Q3 、Q4 是并行输出端；CP是时钟脉冲输入端；D1D2D3D4是数据并行输入端；Cr是清零端；SRSL分别是右移和左移工作方式数据输入端；S1S0是工作方式控制端，它的四种不同组合分别代表送数（S1S0=11）、保持（S1S0=00）、右移（S1S0=01）、左移（S1S0=10）四种不同工作状态。图8-2 74LS194四位双向移位寄存器逻辑电路(1) 按图8-2接线， 74LS194芯片16脚接+5V,8脚接地。(2) 按表8-3检查74LS194的功能。清除：Cr=0，S1、S0、CP、SR、SL、A 、B 、C、D均为任意时，移位寄存器清零，即QA QB QC QD0000。 送数：S1S0=11，Cr=1时，让DA DB DC DD =0011，SRSL为任意状态。在CP端输入脉冲后，则数据0011存入寄存器中，（即：QA QB QC QD =DA DB DC DD=0011）。表8-3序输 入输 出功能CrS1 S0串 行并 行CPQA QB QC QDSL（左移串入）SR（右移串入）A B C D10 0 0 0 0清零21 1QA0 QB0 QC0 QD0保持311 1DA DB DC DDDA DB DC DD送数411 01 QB QC QD 1左移511 00 QB QC QD 0610 11 1 QA QB QC右移710 10 0 QA QB QC810 0 QA0 QB0 QC0 QD0保持保持：S1S0=00，Cr=CP=1，SR、SL、A 、B 、C、D均为任意态时，寄存器保持原态（即QA0 QB0 QC0 QD0）不变。 右移：S1S0=01，Cr=1，SL、A 、B 、C、D均为任意态，SR（右移时的数据串行输入端）=1时，加入4个CP后，4个1寄存（移）到寄存器中，即QA QB QC QD =1111：此时将SR=0，再加入4个CP后，4个0寄存（移）到寄存器中，即QA QB QC QD =0000。 左移：S1S0=10，Cr=1，SR、A 、B 、C、D均为任意态，右移时的串行数据输入端SL=1时，加入4个CP后，4个1 寄存（移）到寄存器中，即QA QB QC QD =1111，此时将SL=0，再加入4个CP后，4个0寄存（移）到寄存器中，即QA QB QC QD =0000。(2)循环右移，接线不变，将SR与Q4相连（SR与电平输出断开）。 送数：S1S0=11，Cr=1，让DA DB DC DD=0011，SL为任意状态，来一个CP后，0011存入寄存器中，即QA QB QC QD =0011。 循环右移：S1S0=01，Cr=1，不停输入CP可实现循环右移的功能（即第1个CP作用后，QA QB QC QD =1001，第4个CP作用后QA QB QC QD =0011）。(3)循环左移：接线不变，将SL与Q4相连（SL与电平输出断开） 送数：S1S0=11，Cr=1，让DA DB DC DD=0011，SR为任意状态。来一个CP后，0011存入寄存器中，即QA QB QC QD =0011。 循环左移：S1S0=10，Cr=1。不停地输入CP可实现左移功能（即第一个CP作用 后QA QB QC QD =0110；第2个CP作用后，QA QB QC QD =1100；第3 个CP作用后QA QB QC QD =1001；第4个CP作用后QA QB QC QD =0011）。(4)串入并出：接线不变。 右移方式串入并出：数据以串行方式加入SR端（高位在前，低位在后），移位方式控制端置右移方式（S1S0=01），在4个CP脉冲作用下，将四位二进制码送入寄存器中，在Q1Q4端获得并行的二进制码输出。 左移方式串入并出：数据以串行方式加入SL端（低位在前，高位在后），移位方式控制端置左移方式（S1S0=10），在四个CP 作用下，将四位二进制码送入寄存器中，在QA QB QC QD端获得并行的二进制码输出。(5)并入串出：接线不变。数据以并行方式加至Q1Q4输入端，工作方式控制端S1S0先实现送数（S1S0=11）。在CP作用下，将二进制数存入寄存器中（即QA QB QC QD =DA DB DC DD）。然后按左移方式（S1S0=10）在4个CP作用后，数据从Q1端串出（低位在前，高位在后）；也可以按右移方式（S1S0=01），在4个CP作用后，数据在QD端串出（高位在前，低位在后）。 3、二进制码的传输 二进制码的串行传输在计算机的接口电路及计算机通信中是十分有用的。图8-3是二进制码串行传输电路。图中74LS194（1） 作为发送端；74LS194（2） 作为接收端。为了实现传输功能，必须采取如下两步： (1) 先使数据DA DB DC DD = 0101并行输入到（194）1 中（S1S0=11,）。(1) 采用右移方式（S1S0=01）将74LS194（1） 中的数据传送到74LS194（2） 中。输入4个CP后,实现数据串行传输,这时在74LS194（2）的输出端QA QB QC QD获得并行数据DA DB DC DD , 继续输入4个CP后,数据串行输出,将结果记入表13-4中。 图 8-3表8-4工作方式CP194（1）194（2）控制端S1 S0Q7 Q6 Q5 Q4Q3 Q2 Q1 Q0送数1 11右移0 12右移0 13右移0 14右移0 15右移0 16右移0 17右移0 18五、实验要求 1、整理实验结果填入表格中。1、 分析74LS194的逻辑功能。2、 交出完整的实验报告。实验九 移位寄存器型计数器一、实验目的1、熟悉环形计数器的逻辑功能及特点。2、掌握自启动环形,自启动扭环计数器的逻辑功能及特点。3、熟悉线性反馈移位型计数器的逻辑功能及特点.二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 74LS74 双D触发器 2片4. 74LS11 三3输入与门 1片5. 74LS86 四2输入异或门 1片三、实验内容及步骤： 1、测试环形计数器的逻辑功能用两片74LS74双D触发器，按图9-1接线，74LS74芯片14脚接+5V,7脚接地。图9-1 由上图可以看出每个触发器的状态转换关系，为Q1n+1=Q4，Q2n+1=Q1，Q3n+1=Q4，Q4n+1=Q1，由此很容易得到系统状态转换流程图,如图9-2所示。如果初始状态为1000，则主计数循环就循环一个“1”，经过四个时钟周期循环一次，其循环长度为4。除主循环以外的其它状态是正常工作所不会出现的,一旦进入无效状态，就再也回不到主计数循环中去了，这就是非自启动的情况。 图9-22、自启动环行计数器的功能测试 为了保证环行计数器无论处于哪种初始状态,都能自动进入主计数循环的有效状态之中,需要增加一自启动电路。 用两块74LS74和1片74LS11按9-3图接线，各片的14脚接+5V，7脚接地。图中D1= （自启动反馈网络）,它可将环形计数器的无效状态引入有效循环。图9-3 按图9-4自启动环形计数器状态流程图来检验。图