数字电子计时器的设计.doc

苏 州 大 学学 士 学 位 论 文数字电子计时器的设计姓 名：指导教师：专业名称：二九年十一月ii摘要计时器在许多领域中均得到普遍应用，诸如在体育比赛、公共汽车到站时间统计中需进行计时和统计。数字计时器是基于数字计数器的原理设计的。数字计时器主要包括脉冲源、整形电路、分频器、计数器、译码器/驱动器、校时电路等。根据数字计时器的基本工作原理和数字电路的知识，本文设计了一款24小时计时器。该计时器能够实现24小时计时，当计时器运行到23时59分59秒时，计数器自动复位显示00时00分00秒。计时器电路在输入脉冲的作用下，实现计时功能。计时器设计了校准电路，可根据实际时间对计时器进行校准。利用EDA技术可设计多功能计时器。多功能计时器可包括数字钟和电子秒表的功能。VHDL语言是一种用于电路设计的高级语言。它的应用主要是应用在数字电路的设计中。本文利用EDA技术，采用VHDL硬件描述语言设计了一块数字计时器。该计时器利用VHDL语言强大的功能，将计数器和译码器有机地结合在一起，使得程序设计简化，同时，增加了程序的可读性。整个系统的设计借助于VHDL和数字逻辑电路，在EDA设计工具Maxplus II下进行仿真，由于采用模块化的设计思想，使设计变得简单、方便、灵活性强。关键词: 脉冲源、整形电路、分频器、计数器、译码器/驱动器、校时电路等。AbstractTimer in many areas have been widely used, such as Sports and Bus arrival time statistics. Digital timer is based on the principle of the Counter Theory . Digital timer includes pulse source, shaping circuit, divider, counter, decoder / driver, and calibration circuit.According to the basic working principle of digital timer and digital circuits knowledge, this paper designed a 24-hour timer. The timer can achieve a 24-hour time, when the timer runs to 23:59:59, the counter automatically reset the display 00:00 00 . Timer circuit under the effect of the input pulse to achieve time-keeping. Timer is designed calibration circuit, according to the actual time on the timer can be calibrated.The use of EDA technology can designed multi-function timer. Multi-function timer may include a digital clock and electronic stopwatch functions. VHDL language is a high-level language for circuit design. It is mainly used in digital circuit design. In this paper, EDA technology, using VHDL hardware description language designed a digital timer. The VHDL language have powerful functions. Counters and decoders will be organically combined to make program design simplification, the same time, increase the readability of the program. The design of the entire system by means of VHDL and digital logic circuits, using EDA design tools Maxplus II. Due to modular design concept, so that design becomes simple, convenient and flexible.Keyword： Timer EDA Counter Theory目 录摘要iAbstractii第1章 绪论11.1 计时器的应用11.2 数字计时器的构成1第2章 数字计时器的设计原理32.1 设计脉冲源42.2 设计整形电路52.3设计分频器62.4 设计计数器72.5 译码/驱动器电路的设计92.6 校时电路的设计10第3章 计时器的逻辑电路设计113.1 计数器113.2 计时电路设计133.3 校时电路设计153.3 译码显示电路163.3.1发光二极管（LED）及其驱动方式163.3.2 LED数码管173.3.3 七段显示译码器173.3.4 数码显示电路18第5章 总结20参考文献20致 谢2121第1章 绪论1.1 计时器的应用计时器在许多领域中均得到普遍应用，诸如在体育比赛、公共汽车到站时间统计中需进行计时和统计。数字计时器就是用数字电路知识制成的计时器，有计时精确，校时方便等特点。数字计时器可以采用石英晶体作为稳频元件，准确又方便，还具有电路简洁、性能好，实用性强等优点。数字计时器是一个数字逻辑系统。数字逻辑系统是利用数字逻辑技术建立的系统,也就是用数字逻辑概念描述工程实际中的基本问题,建立相应的数字逻辑模型,并用相应技术实现,简称为逻辑系统或数字系统。数字电路是实现数字逻辑系统最常用和最基本的方法，工程上叫做硬件电路实现方法。目前实现数字逻辑系统的电路都是集成电路，而且集成度越来越高。数字集成电路可分为两类，一类是以双极型三极管为主要元件的双极型数字集成电路，另一类是以场效应管为主要元件的MOS型数字集成电路。电子数字计时器产品实例图1.2 数字计时器的构成数字计时器是基于数字计数器的原理设计的。数字计时器主要包括脉冲源、整形电路、分频器、计数器、译码器/驱动器、校时电路等。在数字计时器中计数器是一个主要部分，在数字系统中使用最多的也是数字计数器。计数器是一种能够累计和寄存输入脉冲的数目,最后给出累计总数的电路,计数器是各种数控设备和电子计算机的重要部件之一。计数器不仅能用于对时钟脉冲计数，还可用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。计数器的种类非常繁多，如果按计数器中的触发器是否翻转分类，可以把计数器分为同步式和异步式两种。在同步计数器中，当时脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转有先有后，不是同时发生的。如果按计数过程中，计数器中的数字增减分类，又可以把计数器分为加法计数器和减法计数器。随计数脉冲的不断输入而做递增的计数器叫加法计数器，做递减计数的叫减法计数器。如果按计数器中数字的编码方式分类，还可以分成二进制计数器、十进制计数器、循环码计数器等。数字计时器内部构造图第2章 数字计时器的设计原理要想构成数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路，即频率为1HZ的“秒脉冲”信号。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，这就需要分别设计60进制，24进制，（或12进制的计时器，并发出驱动AM；PM的标志信号）。各计数器输出的信号经译码器/驱动器送到数字显示器对应的笔划段，使得 “时”、“分”、“秒”得以数字显示。值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。校时电路一般采用自动快速调整和手动调整，“自动快速调整”可利用分频器输出的不同频率的脉冲使显示时间自动迅速调整时间。“手动调整”可利用手动的节拍调准显示时间。如下图所示为数字计时器的原理图。数字计时器的原理图数字计时器的设计主要有以下几步：（1）设计脉冲源（2）设计整形电路（3）设计分频器（4）设计计数器（5）译码器/驱动器（6）设计校时电路2.1 设计脉冲源脉冲源是数字计时器的心脏，它能自动不停地产生脉冲信号，以供计时之用，它的稳定和准确对计时器起着至关重要的作用。我们曾学过一些自激式的振荡器，如：自激多谐振荡器，自激间歇振荡器等。通常要求数字钟的脉冲源的频率要十分稳定、准确度高，因此要采用石英晶体振荡器，其他的多谐振荡器难以满足要求。石英晶体不但频率特性稳定，而且品质因数很高，有极好的选频特性。一般情况下，晶振频率越高，准确度越高，但所用的分频级数越多，耗电量就越大，成本就越高，在选择晶体时应综合考虑。石英晶体振荡电路原理如图所示。石英晶体振荡器的频率取决于石英晶体的固有频率，与外电路的电阻电容的参数无关。R.C为时间元件,改变C的值可调整晶振器的输出频率。CJTG1G2RU032768HZ石英晶体振荡电路原理2.2 设计整形电路由于晶体振荡器输出的脉冲是正弦波或是不规则的矩形波，因此必须经整形电路整形。我们已学过的脉冲整形电路有以下几种：削波器、门电路、单稳态电路、双稳态电路、施密特触发器等。下图为门电路组成的整形电路，以及不规则矩形脉冲整形前后的波形图对比。不规则的矩形脉冲门电路组成的整形电路经过整形后的矩形脉冲由图可看出经过整形电路后，波形明显变好。好的波形能使数字系统更加稳定，能使数字计时器更加准确。2.3设计分频器由于时、分、秒采用不同的计数器，这些计时器所需要的计时脉冲频率不一样，需要分频器对输入脉冲进行分频后在分别送到时、分、秒计时器。分频器是能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完成。由于一个触发器就是一个二分频器，N个触发器就是个分频器。如果用计数器作分频器，就要按进制数进行分频。例如十进制计数器就是十分频器，M进制计数器就为M分频器。若用晶振频率为32768HZ的石英晶体振荡器，要产生1HZ的秒脉冲，就需要JK触发器（或计数触发器）的个数为2n=32768HZ，n=15。若要用不同进制的计数器串接组成分频器，它的串接规律为：各计数器的进制等于晶振频率数：即M1M2M=32768，如已知其中几个进制数的计数器，则可求另一个进制的计数器。因此分频器的设计，既可选用单个触发器串接组成，见图（a），又可设计为不同进制计数器串接组成，见图（b）。可最终分频结果为1HZ的秒脉冲，不得为其它频率信号，本次实习JK触发器见图（c）。图（a）图（b）图（c）2.4 设计计数器分频器产生了1HZ的秒脉冲后，根据计时规律：60秒=1分，60分=1小时，24小时=1天。考虑到人们的计数习惯，一个位采用十进制，十位采用进制来设计。设计计数器的方法，以触发器为单元电路，根据进制按有权码或无权码来编码，采用有条件反馈原理来构成。例如六十进制计数器，可分为：十进制计数器和六进制计数器。这样设计不仅适合人们的计数习惯，而且有利于显示相同的数字。同理也可以设计二十四小时制（或十二进制）计数器。注意当“小时”数的十位为2，个位为3时，只要“分”数位进位时，就应使“小时”数位归零，因此二十四进制计数器采用有条件反馈来设计（十二进制计数器也同理）。但应在回零时，发出驱动AM，PM标志的信号。可查阅有关资料，选用不同进制 计数器电路。如选用模6的计数器电路，模十的计算器电路，模十二的计数器的电路。计数器的设计，以触发器为单元电路，根据进制按有权码或无权码来编码，采用有条件反馈原理来构成。例如：60进制计数器10进制6进制这样设计不仅适合人们的计数习惯，而且有利于显示相同的数字。同理也可以设计24进制（或12进制）的计数器。 注意，当 “小时” 的十位为2；个位为3时，只要个位数 “分” 有进位时，就应使十位的“小时 ”的位数归零，因此24小时进制计数器要采用有条件反馈的设计。（12进制计数器也同理）；但应在归零的同时发出驱动AM（上午）、PM（下午）标志的信号。同学们可通过查阅有关的资料，自行选择计数器的设计。 按规律,一般设计计数器的方法秒部分：个位选用模10计数器；十位选用模6计数器分部分：个位选用模10计数器；十位选用模6计数器小时部分：模12计数器；或模24计数器2.5 译码/驱动器电路的设计在数字系统中常常需要将测量或处理的结果直接显示成十进制数字。为此，首先将以BCD码表示的结果送到译码器电路进行译码，用它的输出去驱动显示器件，由于显示器件的工作方式不同，对译码器的要求也就不同，译码器的电路也不同。数字显示的器件的种类：荧光管、辉光管、发光二极管、液晶显示屏等，同学们可根据实际工作的用途来选择设计数字显示器晶振分频器 模2计数器BCD计数器 模6计数器 译码/显示 模6计数器BCD计数器 译码/显示 译码/显示 译码/显示 译码/显示 译码/显示BCD计数器1HZ090909050501时针分针秒针秒针32768HZ译码器电路2.6 校时电路的设计校时电路是计时器中不可少的一部分因为当即时间与计时器时间不一致时，就需要校时电路予以校正。校时电路有两种方案，同学们可根据实际需要选择使用。第一、校时用的脉冲可选用频率较高的不等的几种脉冲，从计数器的总输入端（秒计数器的第一级输入端）送入，如图d所示。第二、校时用的脉冲，分别将秒脉冲送到“计小时”的计数器的输入端， “计分”的计数器输入端，但校时、校分时，应将原计数回路关闭或断开。校秒时可采用关闭或断开秒计数器的脉冲信号输入端使其停止计时，如图e所示。图d图e第3章 计时器的逻辑电路设计根据计时器的基本工作原理，本章根据数字电路的知识设计了一款24小时计时器。该计时器能够实现24小时计时，当计时器运行到23时59分59秒时，计数器自动复位显示00时00分00秒。计时器设计了校准电路，可根据实际时间对计时器进行校准。计时器所需配置如下： 典型集成（BCD码）计数器芯片（如74LS90） 6片 频率为1Hz的时钟信号源1个 带BCD码译码驱动器的7段数码管显示器（共阴极） 6个 集成逻辑门（74LS00、74LS08、74LS20） 适需 双掷开关 3个以上3.1 计数器计数器是一种能够累计和寄存输入脉冲的数目,最后给出累计总数的电路,计数器是各种数控设备和电子计算机的重要部件之一。计数器用于对时钟脉冲计数。74LS90是二一五一十进制异步加法计数器，具有双时钟输入，并具有清零和置数等功能。74LS90引脚图如下图所示。74LS90引脚图它具有如下功能：（1）直接清零。当R01和R02为高电平、S91和S92至少有一个为低电平时，各触发器Rd端均为低电平，触发器输出均为零，实现清零功能。由于清零功能与时钟无关，故这种清零称为异步清零。（2）直接置9（输出为1001）。当S91和S92为高电平，R01和R02至少有一个为低电平时，触发器的Rd端为低电平，触发器输出为1001，实现直接置9功能。 （3）计数。当R01、R02及S91、S92输入均为低电平时，门R和门S输出均为高电平，各JK触发器恢复正常功能（实现计数功能），在输入时钟脉冲的下降沿计数。（4）功能扩展。用少量逻辑门，通过对74LS290外部不同方式的连接，可以组成任意进制计数器。74LS90功能表复位输入输出R01 R02 S91S92 Q3 Q2 Q1 Q0H H L H H L H HX L LL LL L L LL L L LL L L LH L L H计 数计 数计 数计 数在74LS90计数器电路中，设有专用置“0”端R01、R02和置位（置“9”）端S91、S92。 利用74LS90可以方便的组成n进制的计数器。十分频（8421码）：将Q0与CK2联接，可构成8421码十分频电路六分频：在十分频（8421码）的基础上，将Q1端接R01，Q2端接R02。其计数顺序为000101，当第六个脉冲作用后，出现状态 Q2 Q1 Q0 =110，利用Q2 Q1 =11反馈到R01和R02的方式使电路置“0”。3.2 计时电路设计计时器计时器电路的作用是在输入脉冲的作用下，实现计时功能。根据时、分、秒的特点需要设计不同的计时电路，根据计时要求，时计时电路应为24进制计数器，分计时电路和秒计时电路应为60进制计数器。根据计时器的原理设计了一款计时器，该计时电路的结构框图如图所示。该计时器是由加法计数器构成，分为三个部分，即时计时器、分计时器和秒计时器构成。时计时器、分计时器和秒计时器分别由两个加法计数器组成。时计时器的两个加法计数组成了一个二十四进制计数器，分计时器和秒计时器的两个加法计数分别组成了两个六十进制计数器电路有六个驱动译码电路和六个七段数码管，驱动译码负责驱动数码管对计时结果进行实时显示。计时电路的结构框图时分秒3个计时电路都可用74LS90构成，每个计时电路需2片74LS90，一个作为个位计数器，另一个为十位计数器。秒计时器：输入1Hz的CP脉冲信号，当个位计数值达到最大值“9”时，向十位计数器输送1个CP脉冲，当十位计数器达到“6”时，向分计时电路输出1个CP脉冲，同时将计数器清0。 分计时器：接收秒计时电路送来的CP脉冲信号，当个位计数值达到最大值“9”时，向十位计数器输送1个CP脉冲；当十位计数器达到“6”时，向时计时电路输出1个CP脉冲，同时将计数器清0。 时计时器：接收分计时电路送来的CP脉冲信号，当计数值为“09”或“19”时，个位计数器向十位计数器输送1个CP脉冲，当计数值达到“24”时，计数器清0。电路结构图如下图所示。电路结构图3.3 校时电路设计校时电路的作用是在电源刚启动时，计数器的初始时间很可能和实际时间不符，对需要计时器进行时、分、秒的的校准。可通过控制各计数器的时钟脉冲来实现对计时器进行校准。校时电路如图所示，校时和计时的切换用双掷开关实现。通过对开关的选择可实现对计时器的校准，可分别对时、分、秒进行校时。在对秒进行校时时，K1接至“校时”位，K2、K3均接至“计时”位。由于K2、K3均接至“计时”位，门G5、G4、G2的输入有一个输入端接地，门G5、G4、G2始终输出为“1”。门G3输出2Hz的时钟脉冲信号，通过门G1送至秒个位计数器CP端。分个位计数器CP端和时个位计数器CP端始终为“1”，分计数器和时计数器始终保持原来的数值。采用频率为2Hz的时钟脉冲，目的是加快校秒的速度。在对分进行校时时，K2接至“校时”位，K1、K3均接至“计时”位。由于K1、K3均接至“计时”位，门G5、G3的输入有一个输入端接地，门G5、G3始终输出为“1”。门G2输出1Hz的时钟脉冲信号，通过门G1送至秒个位计数器CP端。秒个位计数器CP端和时个位计数器CP端始终为“1”，时计数器始终保持原来的数值。在对时进行校时时，K3接至“校时”位，K1、K2均接至“计时”位。由于K1、K2均接至“计时”位，门G4、G3的输入有一个输入端接地，门G4、G3始终输出为“1”。门G2输出1Hz的时钟脉冲信号，通过门G1送至秒个位计数器CP端。秒个位计数器CP端和时个位计数器CP端始终为“1”，分计数器始终保持原来的数值。校时电路图3.3 译码显示电路七段显示译码器是驱动七段显示器件的专用译码器，它可以把输入的二十进制代码转换成七段显示管所需要的输入信息，以使七段数码显示正确的数码。在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工作情况。数字显示电路是数字设备不可缺少的部分。数字显示电路通常由显示译码器、驱动器和显示器等部分组成，如图2.4.1所示。 图2.4.1数字显示电路的组成方框图3.3.1发光二极管（LED）及其驱动方式LED具有许多优点，它不仅有工作电压低(1。53V)、体积小、寿命长、可靠性高等优点，而且响应速度快(100ns)、亮度比较高。一般LED的工作电流选在510mA，但不允许超过最大值（通常为50mA）。LED可以直接由门电路驱动。 图（a）是输出为低电平时，LED发光，称为低电平驱动； 图（b）是输出为高电平时，LED发光，称为高电平驱动；采用高电平驱动方式的TTL门最好选用OC门。 图2.4.2 门电路驱动LED(a) 低电平驱动 (b) 高电平驱动3.3.2 LED数码管LED数码管又称为半导体数码管，它是由多个LED按分段式封装制成的。LED数码管有两种形式：共阴型和共阳型。图2.4.3七段显示LED数码管(a) 外形图 (b) 共阴型 (c) 共阳型3.3.3 七段显示译码器七段字形显示方式LED数码管通常采用图所示的七段字形显示方式来表示0-9十个数字。图2.4.4 LED数码显示3.3.4 数码显示电路计数器输出端的状态反映了计数脉冲的多少，为了把计数器的输出显示为相应的数，需要接上译码器和显示器。常用的二进制代码为BCD码，通过译码电路来驱动一位LED数码管，用CD4511译码器驱动LED的电路如图2.4.5所示。译码显示电路图中Vcc为电源端，单电源Vcc可以接+12V，Vss接地。A、B、C、D接十进制BCD码输入。ag接共阴极7段LED数码管（高点平有效）。LT为灯测试端，当此端接地电平0时，不管其他输入端状态如何，LED数码管将显示7个笔划全亮，组成“ 8”字，利用这一功能可以检查各笔划有无损坏。LE为锁存控制端，当此端为1时锁存，为“ 0”时选通。在锁存状态时，显示器显示前一刻锁存的计数状态，而不显示新的数据。利用此功能，可以防止计数过程中数码不停跳动而不便读取的现象。BT为消稳控制端，此端为“ 0”，而LT为“ 1”时，强迫数码管不显示任何数字。二十进制译码器用于将二十进制代码译成十进制数字，去驱动十进制的数字显示器件，显示