数电设计保险箱代码锁.doc_第1页
数电设计保险箱代码锁.doc_第2页
数电设计保险箱代码锁.doc_第3页
数电设计保险箱代码锁.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1. 题目：设计一个保险箱用的4位数字代码锁，该锁有规定的地址代码A、B、C、D四个输入端和一个开箱钥匙孔信号E的输入端，锁的代码由实验者自编。当用钥匙开箱时，如果输入的4个代码正确，保险箱被打开；否则，电路将发出警报（可用发光二极管亮表示）。 具体要求：1）参考有关资料，找出要使用的芯片； 2）写出设计过程，并画出原理图； 3）使用Verilog HDL进行仿真。 设计方案：本设计方案采用的芯片有数据选择器74X151，译码器74X139以及一些必要的逻辑门电路。F1端为开锁信号输出端，F2为报警输出端。其中密码位从高到低依次为DCBA，密码的最高位D和钥匙端口E分别接译码器的两个输入端B A。译码器的输出端Y1N和Y3N分别接两片74X151的使能端，作为选择哪片数据选择器来工作。密码的CBA位分别接两片数据选择器的地址选择端。本次设计的密码为0011，当钥匙端E有效时，且密码输入为0011时。F1输出端输出D3端的高电平，即锁打开；F2输出为低电平，即不报警。当钥匙端E有效，但是密码不正确时。F1输出为低电平，即锁不打开；F2输出为高电平，即产生报警。当钥匙端E无效时，F1和F2都输出低电平，锁不打开。 设计原理图：由原理图得到的时序仿真图：Verilog HDL ：module y74x139(a,b,en,y);input en,a,b;output 3:0 y;reg 3:0 y;always (en or a or b) beginif(en)case(b,a)0:y=4b1110;1:y=4b1101;2:y=4b1011;3:y=4b0111;default y=4bx;endcaseelse y=4b1111;endendmodule module y74x151(a,b,c,en,d,y,y_l);input a,b,c,en;input 7:0 d;output y,y_l;reg y,y_l;always (a or b or c or en) beginif(en=0)if(c=0&b=0&a=0) y=d0;else if(c=0&b=0&a=1) y=d1;else if(c=0&b=1&a=0) y=d2;else if(c=0&b=1&a=1) y=d3;else if(c=1&b=0&a=0) y=d4;else if(c=1&b=0&a=1) y=d5;else if(c=1&b=1&a=0) y=d6;else y=d7;else y=0;y_l=!y;endendmodulemodule mima(E,D,C,B,A,set,f1,f2);wire 3:0 y;input E,D,C,B,A;input 15:0 set;output f1,f2;y74x139(E,D,0,y);y74x151 m1(A,B,C,y1,set7:0,y1,y1_l);y74x151 m2(A,B,C,y3,set15:8,y2,y2
人人文库> 全部分类> 教育资料 > 中学教育

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论