11级组成原理A卷答案.doc

一、 选择题（每题1分，共20分）1. 冯诺依曼机工作方式的基本特点是 B 。A、多指令多数据流 B、按地址访问并顺序执行指令C、堆栈操作 D、存储器按内部选择地址2. 在机器数 B 中，零的表示形式是唯一的。 A、原码 B、补码 C、反码 D、原码和反码3. float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x = -9.125，则FR1的内容是 B 。A.C1040000H B.C1120000H C.C1000009H D.C1C20000H4. 双端口存储器能高速读/写，是因为 B 。A采用了高速芯片 B具有两套独立的读写电路C采用了流水线技术 D采用了新型器件5. 下列说法中正确的是 D 。A.多体交叉存储器主要解决扩充容量问题。B. cache与主存统一编址，cache的地址空间是主存地址空间的一部分。C. 主存都是由易失性的随机读写存储器构成的。D. cache的功能全部由硬件实现。6. 计算机的存储器采用分级存储体系的主要目的是_D_ A.便于读写数据 B.减小机箱的体积 C.便于系统升级 D.解决存储容量、价格和存取速度之间的矛盾7. 寄存器间接寻址方式中，操作数处在_ _B_ _。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈8. 堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果进栈操作的动作是：（A）MSP ，（SP）- 1 SP ，那么出栈的动作应是_ _B_ _。A.（MSP）A， （SP） + 1SP B.（SP） + 1SP ，（MSP）A C.（SP） - 1SP ，（MSP）A D.（MSP）A ，（SP） - 1SP 9. 下列几项中，不符合RISC指令系统的特点是 _ _B_ _。 A指令长度固定，指令种类少B寻址方式种类尽量多，指令功能尽可能强C增加寄存器的数目，以尽量减少访存次数D选取使用频率最高的一些简单指令以及很有用但不很复杂的指令10. 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期常用_ _A_ _来规定。A. 主存中读取一个指令字的最短时间B. 主存中读取一个指令字的最长时间C. 主存中写入一个数据字的平均时间D. 主存中读取一个数据字的平均时间11. 在CPU中跟踪指令后继地址的寄存器是_ _B_ _。 A主存地址寄存器 B程序计数器 C指令寄存器 D状态标志寄存器12. 微程序控制器中，机器指令与微指令的关系是_ _B_ _。 A每一条机器指令由一条微指令来执行 B一条机器指令由一段用微指令编写的微程序来解释执行 C 一段机器指令组成的程序可由一个微程序来执行D每一条微指令由一条机器指令来解释执行 13. 假设微操作控制信号用Cn表示，指令操作译码器输出用Im表示，节拍电位信号用Mk表示，节拍脉冲信号用Ti表示，状态反馈信号用Bj表示，则硬布线控制器的基本原理可描述为_ D_，它可用门电路和触发器组成的树型网络来实现。 A.Cn=f(Im,Ti) B.Cn=f(Im,Bj) C.Cn=f(Mk,Ti,Bj) D.Cn=f(Im,Mk,Ti,Bj)14. 在集中式总线仲裁中，_ A_方式响应时间最快。A 独立请求 B 计数器定时查询 C 菊花链15. 采用串行接口进行七位ASCII码传送，带有1位奇偶校验位，1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为_A_。A.960 B.873 C.1371 D.67216. 下列选项中，在I/O总线的数据线上传输的信息包括：_D_。I. I/O接口中的命令字 II. I/O接口中的状态字 III.中断类型号A. 仅I、II B. 仅I、III C. 仅II、III D. I、II、III17. 活动头磁盘存储器的找道时间通常是指 _C_。 A.最大找道时间 B.最小找道时间 C.最大找道时间与最小找道时间的平均值 D.最大找道时间与最小找道时间的和 18. 硬中断服务程序结束返回断点时，程序末尾要安排一条指令IRET，它的作用是_B_。 A构成中断结束命令 B恢复断点信息并返回C转移到IRET的下一条指令 D返回到断点处19. 一个由微处理器构成的实时数据采集系统，其采样周期为20ms，A/D 转换时间为25us，则当CPU使用_B_传送方式读取数据时，其效率最高。 A查询B中断C无条件传输D延时采样20. 下列陈述中，不正确的是：_D_。A缓冲技术是输入/输出系统用于平滑CPU和外设速度差异的基本手段。B中断事件对输入/输出系统而言是一种随机事件。C无条件传送方式的对象是速度极慢或简单的外围设备。DCPU可以通过通道指令管理通道。二、简答题（每题5分，共40分）1、已知十进制数x=-66，y=+95，设机器数字长8位（含1位符号位），先表示出x补、y补和-y补，用补码运算方式计算x-y，要求写出详细过程，判断是否溢出，并给出相应的Z（零标志）、V（溢出标志）和C（进位标志）。答：x补=1 0111110 y补=0 1011111 -y补=1 0100001x-y补=x补+-y补=1 0111110 +1 010000110 1 0 1011111 Sf1=1,Sf2=0,有溢出。Z=0，V=1，C=12、设主存容量为32MB，Cache容量为64KB，每字块有32个字节，按字节寻址。 若Cache采用四路组相联映像，求出主存地址字段中各段的位数。答：标记组号块内地址11953、某16位机的指令格式和寻址方式如下所示，设该机有32个16位通用寄存器，操作码对应机器码：传送指令MOV：2CH。写出以下指令语句的机器码（用十六进制表示）：MOV R12，R6。15 109 54 0OPD（目标寄存器）S（源寄存器）MOV D，S答：MOV机器码：101100 R12机器码：01100 R6机器码：00110指令语句机器码：101100110000110 ，用16进制表示为B186H4、在流水线方式下，下组指令是否有数据相关冲突？为什么？I1 ADD R1,R2,R3 ;(R2+R3)R1I2 SUB R4,R1,R5 ;(R1-R5) R4 答：有数据相关冲突。I1指令运算结果应先写入R1然后在I2指令中读出R1内容。由于I2指令进入流水线，变成I2指令在I1指令写入R1之前就读出R1内容，发生RAW相关。5、假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为20MHz，则总线带宽是多少？答：总线周期的频率为：20M/2=10M/秒。总线带宽为：10M*4=40MB/秒6、以I/O设备的中断处理过程为例，说明一次程序中断的全过程。以I/O设备的中断处理过程为例，一次程序中断大致可分为五个阶段。 （注：以下为详细答案，学生只要答出基本过程即可）（1）中断请求。CPU启动I/O设备后，设备进入自身准备阶段，当其准备就绪时，便向CPU提出中断请求。 （2）中断判优。当同时出现多个中断请求时，中断判优逻辑（硬件排队或软件排队）选择出优先级最高的中断请求，待CPU处理。 （3）中断响应。如果允许中断触发器为“1”，请求中断的设备又未被屏蔽，系统便进入中断响应周期。在该周期内，CPU自动执行一条中断隐指令，将程序断点及程序状态字保存起来，同时硬件关中断，并把向量地址送PC。 （4）中断服务。中断响应周期结束后，CPU转入取指周期，此时按向量地址取出一条无条件转移指令（或按向量地址查入口地址表），转至该向量地址对应的中断服务程序人口地址，便开始执行中断服务程序（包括保护现场、与I/O传送信息和恢复现场）。 （5）中断返回。中断服务程序的最后一条指令即是中断返回指令，执行该指令即返回到程序断点，至此一次程序中断结束。7、某系统采用页式虚拟存储器，若页面大小为2KB，页表如图所示。某单元逻辑地址为3644H，经页表转换后，物理地址是多少（用十六进制表示）？该单元是否被装入物理内存中？页号物理块号有效位020151261321430541631711答：3644H=（0011 0110 0100 0100）2，页面大小为2KB，故页内地址为11位，页号为00110，即6。查页表知，物理块号为3，且有效位为1，已被装入物理内存。物理地址为：（11 11001000100）2，即1E44H.8、假设磁盘采用DMA方式与主机交换信息，其传输速率为2MB/s，而且DMA的预处理需1000个时钟周期，DMA完成传送后处理中断需500个时钟周期。如果传输的数据长度为4KB，试问在硬盘工作时，50MHz的处理器需用多少时间？答：DMA传送过程包括预处理、数据传送、后处理三个阶段。传送4KB的数据需时: (4KB)/(2MB/s)=0.002s预处理和后处理的时间：(1000+500)/50MHz=0.00003s共需时间：0.002+0.00003=0.00203s三、分析题（3题，共40分）1、（15分）双总线结构机器的数据通路，各构成部件如图，线上标注有小圈表示有控制信号，未标字符的线为直通线。现有指令：ADD R0，(R1) 该指令功能：将R1指向单元中的数据和R0的内容相加，并将结果存入R0寄存器中。画出其指令周期流程图，并列出相应的微操作控制信号序列。PCARMDRDRIRR1ARDRXR0YMDRX+YR0PCO,G,ARIR/W=RDRO,G,IRIR1O,G,ARIR/W=RDRO,G,XIR0O,G,YI+,G,R0I答：2、（15分）某机字长32位，控制器采用微程序控制方式，微指令字长32位，采用水平型直接控制与字段编码控制相结合的微指令格式，共有微命令40个，其中9个微命令采用直接控制方式，31个微命令采用字段编码控制方式，共构成4个相斥类（各包含7个、16个、3个、5个微命令）。可测试的外部条件有2个。要求：（1）设计该微指令的具体格式。（7分）（2）控制存储器容量是多少？（3分）（3）假设执行“取指”微指令后，微程序按IR的OP字段（IR2-IR0）进行8路分支，且后续顺序执行的微指令地址以增量（即加1）方式产生，试根据操作码OP设计微地址转移逻辑。（5分）答：(1)微指令格式如下：9个微命令7个微命令16个微命令3个微命令5个微命令判别字段下址字段9352328（2）下址字段有8位，控制存储器容量为28=256个单元。（3）由于后续顺序执行的微指令地址以增量（即加1）方式产生，则低位保持不变，高位根据IR7-IR5修改。另外再考虑时间因素T4，假设判别测试为P1，微地址为A，则：A7=P1IR2T4 A6=P1IR1T4 A5=P1IR0T4 (注：答案不唯一,此为参考答案。只要设计时考虑到操作码、判别条件、并在高位操作即可）3、（10分）设有一个具有20位地址和32位字长的存储器， 问：（1）该存储器能存储多少个字节的信息？（3分）（2）如果存储器由512K8位SR