数字电子技术基础课后答案全解主编杨春玲王淑娟.pdf

第 3 章 逻辑代数及逻辑门 3 1 填空 1 与模拟信号相比 数字信号的特点是它的 离散 性 一个数字信号只有两种取值分别 表示为 0 和 1 2 布尔代数中有三种最基本运算 与 或 和 非 在此基础上又派生出五种 基本运算 分别为与非 或非 异或 同或和与或非 3 与运算的法则可概述为 有 0 出 0 全 1 出 1 类似地或运算的法则为 有 1 出 1 全 0 出 0 4 摩根定理表示为 A B AB AB A B 5 函数表达式 Y ABCD 则其对偶式为 Y AB C D 6 根据反演规则 若 Y ABCDC 则Y ABCDC 7 指出下列各式中哪些是四变量 A B C D 的最小项和最大项 在最小项后的 里填 入 mi 在最大项后的 里填入 Mi 其它填 i 为最小项或最大项的序号 1 A B D 2 ABCD m7 3 ABC 4 AB C D 5 ABCD M9 6 A B CD 8 函数式 F AB BC CD 写成最小项之和的形式结果应为m 3 6 7 11 12 13 14 15 写 成最大项之积的形式结果应为M 0 1 2 4 5 8 9 10 9 对逻辑运算判断下述说法是否正确 正确者在其后 内打对号 反之打 1 若 X Y X Z 则 Y Z 2 若 XY XZ 则 Y Z 3 若 X Y X Z 则 Y Z 3 2 用代数法化简下列各式 1 F1 1ABCAB 2 F2 ABCDABDACDAD 3 3 FACABCACDCD ACD 4 4 FABCABCABC ABC 3 3 用卡诺图化简下列各式 1 1 FBCABABC ABC 2 2 FABBCBC AB 3 3 FACACBCBC ABACBC 4 4 FABCABDACDCDABCACD AD 或ABACBC 5 5 FABCACABD ABACBD 6 6 FABCDABCADABC ABCCD 7 7 FACABBCDBDABDABCD ABDBD 8 8 FACACBDBD ABCDABCD ABCDABCD 9 9 FA CDBCDACDABCDCDCD 10 F10 10 FACABBCDBECDECABACBDEC 3 4 用卡诺图化简下列各式 1 P1 A B C 0 1 2 5 6 7 mABACBC 2 P2 A B C D 0 1 2 3 4 6 7 8 9 10 11 14 mACADBCD 3 P3 A B C D 0 1 4 6 8 9 10 12 13 14 15 mABBCADBD 4 P4 A B C D 17 MMABCBCD 3 5 用卡诺图化简下列带有约束条件的逻辑函数 1 1 3 6 8 9 11 12 0 1 2 13 14 15 d PA B C DmACBDBCDACD 或 2 P2 A B C D 0 2 3 4 5 6 11 12 8 9 10 13 14 15 d mBCBCD 3 P3 ACDABCDABCDADACDBCDABD 或 AB AC 0 4 P4 ABABCDABCD A B C D 为互相排斥的一组变量 即在任何情况下它们之中不可能两个同时为 1 3 6 已知 Y1 ABACBD Y2 ABCDACDBCDBC 用卡诺图分别求出YY 12 YY 12 YY 12 解 先画出 Y1和 Y2的卡诺图 根据与 或和异或运算规则直接画出YY 12 YY 12 YY 12 的卡诺图 再化简得到它们的逻辑表达式 YY 12 ABDABCCD YY 12 ABCBD YY 12 ABCDABCBCDACD 第 4 章 集成门电路 4 1 填空 1 在数字电路中 稳态时三极管一般工作在 开关 放大 开关 状态 在图 4 1 中 若 UI0 b c CC b I 7 0 R V R U c CCI bc 0 7VU RR 在 电路中其他参数不变的条件下 仅 Rb减小时 晶体管的饱和程度 加深 减轻 加深 不 变 仅 Rc减小时 饱和程度 减轻 减轻 加深 不变 图中 C 的作用是 加速 去 耦 加速 隔直 5V Rc Rb ui uo T C 3V G3 G1G2 A B 图 4 1 图 4 2 2 由 TTL 门组成的电路如图 4 2 所示 已知它们的输入短路电流为 IS 1 6mA 高电 平输入漏电流 IR 40 A 试问 当 A B 1 时 G1的灌 拉 灌 电流为 3 2mA A 0 时 G1的 拉 拉 灌 电流为160A 3 图 4 3 中示出了某门电路的特性曲线 试据此确定它的下列参数 输出高电平 UOH 3V 输出低电平 UOL 0 3V 输入短路电流 IS 1 4mA 高电平输入漏电流 IR 0 02mA 阈值电平 UT 1 5V 开门电平 UON 1 5V 关门电平 UOFF 1 5V 低电平噪声容限UNL 1 2V 高电平噪声容限UNH 1 5V 最大灌电流IOLMax 15mA 扇出系数 No 10 O UO 3V 0 3V 1 5V 3V O UOH IOH 5mA 1 4 0 02 mA II O 15mA IOL 0 3V UOL O mA UI UI 图 4 3 4 TTL 门电路输入端悬空时 应视为高电平 高电平 低电平 不定 此时如用万 用表测量输入端的电压 读数约为 1 4V 3 5V 0V 1 4V 5 集电极开路门 OC 门 在使用时须在输出与电源 输出与地 输出与输入 输出 与电源 之间接一电阻 6 CMOS 门电路的特点 静态功耗极低 很大 极低 而动态功耗随着工作频率的 提高而增加 增加 减小 不变 输入电阻很大 很大 很小 噪声容限高 高 低 等 于 TTL 门 4 2 电路如图 4 4 a f 所示 试写出其逻辑函数的表达式 CMOS A F1 10k TTL A F2 100 B CMOS A F3 51 B TTL A F4 100k B TTLCMOS A F5 10k B a b c f e d A F6 100k B 图 4 4 解 a 1 FA b 2 1F c 3 FAB d 4 FA B e 5 1F f 6 FB 4 3 图 4 5 中各电路中凡是能实现非功能的要打对号 否则打 图 a 为 TTL 门电路 图 b 为 CMOS 门电路 解 A 5V A 100 A A 1 A 1M a A 1M A B TG A 1 V A DD b 图 4 5 4 4 要实现图4 6中各TTL门电路输出端所示的逻辑关系各门电路的接法是否正确 如不正确 请予更正 解 C B A CBAF A B A B C D CDABF a b 1 ABF X A 100k XBXAF B c d B A CBAF A B C D CDABF C R CCV 改为10 图 4 6 4 5 TTL 三态门电路如图 4 7 a 所示 在图 b 所示输入波形的情况下 画出 F 端的波形 F A B C A B C a b 图 4 7 解 当1 C时 ABF 当0 C时 BABAF 于是 逻辑表达式 CBACABF F 的波形见解图所示 A B C F 4 6 图 4 8 所示电路中 G1为 TTL 三态门 G2为 TTL 与非门 万用表的内阻 20k V 量程 5V 当 C 1 或 C 0 以及 S 通或断等不同情况下 UO1和 UO2的电位各是多少 请填入 表中 如果 G2的悬空的输入端改接至 0 3V 上述结果将有何变化 V 0 C G2 G1 UO1 UO2 S 图 4 8 解 C S 通 S 断 1 1 UO1 1 4V UO2 0 3V UO1 0V UO2 0 3V 0 0 UO1 3 6V UO2 0 3V UO1 3 6V UO2 0 3V 若 G2的悬空的输入端接至 0 3V 结果如下表 C S 通 S 断 1 1 UO1 0 3V UO2 3 6V UO1 0V UO2 3 6V 0 0 UO1 3 6V UO2 3 6V UO1 3 6V UO2 3 6V 4 7 已知 TTL 逻辑门 UoH 3V UoL 0 3V 阈值电平 UT 1 4V 试求图 4 9 电路中各电压 表的读数 解 电压表读数 V1 1 4V V2 1 4V V3 0 3V V4 3V V5 0 3V V1V2 V3 V4 V5 3 6 V 0 3 V 3 6V 3 6 V 3 6 V 1 4V1 4V 0 3V 0 3V 3V 图 4 9 4 8 如图 4 10 a 所示 CMOS 电路 已知各输入波形 A B C 如图 b 所示 R 10k 请 画出 F 端的波形 A B C F R A B C a b 图 4 10 解 当 C 0 时 输出端逻辑表达式为 F BA 当 C 1 时 F A 即 F BA C AC 答案见下图 A B C F 4 9 由 CMOS 传输门和反相器构成的电路如图 4 11 a 所示 试画出在图 b 波形作用下的 输出 UO的波形 UI1 10V UI2 5V TG C TG I1 U I2 U o U O C t O UO t 10V a b 图 4 11 解 输出波形见解图 C t t 10V 10V 5V 0 0 uo 第 5 章 组合数字电路 5 1 分析图 5 1 所示电路的逻辑功能 写出输出的逻辑表达式 列出真值表 说明其逻 辑功能 Y A B C 图 5 1 解 0 3 5 6 YA B CA B CA B CA B C mABC 5 2 逻辑电路如图 5 2 所示 1 写出 S C P L 的函数表达式 2 当取 S 和 C 作为电路的输出时 此电路的逻辑功能是什么 S X Y Z C L P 图 5 2 5 2 解 1 SXYZ CX YZYZXYXZYZ PYZ L YZ 2 当取 S 和 C 作为电路的输出时 此电路为全加器 5 3 图 5 3 是由 3 线 8 线译码器 74LS138 和与非门构成的电路 试写出 P1和 P2的表达式 列出真值表 说明其逻辑功能 BIN OCT 0 1 2 0 1 2 3 4 5 6 7 B A C 1 0 0 74LS138 P1 P2 图 5 3 解 1 0 7 PmABCABC 2 1 2 3 4 5 6 PmA BB CA C 或 2 PABBCAC 5 4 图 5 4 是由八选一数据选择器构成的电路 试写出当 G1G0为各种不同的取值时的 输出 Y 的表达式 YY G1 G0 A 1 2 1 0 EN MUX 0 1 2 3 4 5 6 7 G 0 774LS151 B 图 5 4 解 结果如表 A5 4 所示 表 A5 4 G1 G0 Y 0 0 A 0 1 AB 1 0 AB 1 1 AB 5 5 用与非门实现下列逻辑关系 要求电路最简 1 2 3 1 1 1 2 1 3 1 4 1 5 3 7 1 1 1 2 1 3 1 5 3 7 1 2 1 3 1 4 1 5 Pm Pm Pm 解 卡诺图化简如图 A5 5 所示 0 0 0 00 0 1 00 11 1 1 0 0 0 AB 01 00 01 11 10 001110 CDP1P2 0 0 0 01 1 1 00 11 1 0 0 0 0 01 00 01 11 10 001110 AB CDP3 0 0 0 01 1 1 00 11 0 1 0 0 0 01 00 01 11 10 001110 AB CD 图 A5 5 1 PA BA C D 2 PA B CA C DA C D PABACD 3 将上述函数表达式转换为与非式 可用与非门实现 图略 5 6 某水仓装有大小两台水泵排水 如图 5 6 所示 试设计一个水泵启动 停止逻辑 控制电路 具体要求是当水位在 H 以上时 大小水泵同时开动 水位在 H M 之间时 只 开大泵 水位在 M L 之间时 只开小泵 水位在 L 以下时 停止排水 列出真值表 写 出与或非型表达式 用与或非门实现 注意约束项的使用 L M H M2 M1 图 5 6 解 1 真值表如表 A5 6 所示 表 A5 6 H M L F2 F1 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 1 1 1 2 卡诺图化简如图 A5 6 所示 1 0 ML H 00011110 0 01 1 F2 1 0 ML H 00011110 0 10 1 F1 图 A5 6 3 表达式为 2 1 FM FMLHMHLH 或按虚线框化简可得 1 FHML 图略 5 7 仿照全加器设计一个全减器 被减数 A 减数 B 低位借位信号 J0 差 D 向高 位的借位 J 要求 1 列出真值表 写出 D J 的表达式 2 用二输入与非门实现 3 用最小项译码器 74LS138 实现 4 用双四选一数据选择器实现 解 1 设被减数为 A 减数为 B 低位借位为 J0 差为 D 借位为 J 列真值表如表 A5 7 所示 表 A5 7 A B J0 D J 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 化简可得 00 00 1 2 4 7 1 2 3 7 D A B JmABJ J A B JmAB JAB 2 用二输入与非门实现的逻辑图见图 A5 7 a 3 用 74LS138 实现的逻辑图见图 A5 7 b 4 用双四选一数据选择器实现的逻辑图见图 A5 7 c A B J0 D J a output 7 0 out input 7 0 data input load clk reset reg 7 0 out always posedge clk begin if reset out 8 h00 else if load out data else out out 1 end endmodule 解 Verilog 语言程序清单如下 写出电路的逻辑功能 并通过 QuartusII 进行仿真 module count out data load reset clk output 7 0 out input 7 0 data input load clk reset reg 7 0 out always posedge clk begin if reset out 8 h00 else if load out data else out out 1 end endmodule 9 5 Verilog 语言程序清单如下 写出电路的逻辑功能表 并通过 QuartusII 进行仿真 module yima A EN Y output 7 0 Y input 2 0 A input EN reg 7 0 Y wire 3 0 temp A EN always case temp 4 b0001 Y 8 b00000001 4 b1001 Y 8 b00000010 4 b0101 Y 8 b00000100 4 b1101 Y 8 b00001000 4 b0011 Y 8 b00010000 4 b1011 Y 8 b00100000 4 b0111 Y 8 b01000000 4 b1111 Y 8 b10000000 default Y 8 b11111111 endcase endmodule 解 3 输入 8 输出译码器 仿真波形图见 P9 5 a 仿真电路图见 P9 5 b a 仿真波形图 b 仿真电路图 图 9 5 9 6 Verilog 语言程序清单如下 写出电路的逻辑功能表 并通过 QuartusII 进行仿真 module bianma Y A output 2 0 A input 7 0 Y reg 2 0 A wire 7 0 temp Y always case temp 8 b00000001 A 3 b000 8 b00000010 A 3 b100 8 b00000100 A 3 b010 8 b00001000 A 3 b110 8 b00010000 A 3 b001 8 b00100000 A 3 b101 8 b01000000 A 3 b011 8 b10000000 A 3 b111 default A 3 b000 endcase endmodule 解 8 输入 3 输出编码器 仿真波形图见 P9 6 a 仿真电路图见 P9 6 b a 仿真波形图 b 仿真电路图 图 P9 6 9 7 用 Verilog 写出 60 进制计数器的程序 并进行仿真 第 10 章 脉冲产生及变换电路 10 1 试计算图 10 1 中单稳态触发器 74LS122 的暂稳态时间 Rext 10k Cext 100nF R 1 2 3 4 5 Q 8 6 9 7 RintCextRext CextA1 A2 B1 B2 Q 141311 VCC GND Cext VCC Rext 图 10 1 解 根据图中所给参数 暂稳态时间 tw tw 0 7RextCext 0 7 10 103 100 10 9 0 7ms 10 2 图 10 2 a 是由 555 定时器构成的单稳态触发电路 1 简要说明其工作原理 2 计算暂稳态维持时间 tw 3 画出在图 10 2 b 所示输入 ui作用下的 uC和 uO的波形 4 若 ui的低电平维持时间为 15ms 要求暂稳态维持时间 tw不变 应采取什么措施 5V R 9 1k 1 2 3 4 5 6 7 8 555 i u 0 01 F 1 F uc uo a b 图 10 2 解 1 工作原理 略 2 暂稳态维持时间tw 1 1RC 10ms 3 uc和uo的波形如下图 uo uc t t t ui ms ms ms 5 10 25 30 45 50 3 33V 4 若ui的低电平维持时间为 15ms 要求暂稳态维持时间tw不变 可加入微分电路 10 3 图 10 3 a 为由 555 定时器和 D 触发器构成的电路 请问 1 555 定时器构成的是那种脉冲电路 2 在图 10 3 b 中画出 uc u01 u02的波形 3 计算 u01和 u02的频率 uo t t t ms ms ms 5 10 25 30 45 50 ui uc 5V 5V 15k 0 01 F 1 2 3 4 5 6 7 8 555 CP D Q Q 0 1 F 15kO t O t O t uc uc uO1 uO1 uO2 uO2 a b 图 10 3 解 1 555 定时器构成多谐振荡器 2 uc uo1 uo2的波形 uc uo1 uo2 t t t 1 6 7 V 3 3 3 V 3 uo1的频率 f1 1 0 74501 316 H z uo2的频率 f2 158Hz 10 4 由 555 定时器构成的电路如图 10 4 a 所示 其中 CC 5VV S 4VU 回答 下列问题 1 说明由 555 定时器构成的电路名称 2 如果输入信号 ui如图 10 4 b 所示 画出电路输出 uo的波形 VCC uo 1 2 3 4 5 6 7 8 555 ui US t t O O 5 4 3 2 1 ui V uo V a b 图 10 4 解 1 该电路为 555 定时器构成的施密特触发器 3 分 2 由电路图可知 电路的阈值电压为 TH1s 4VUU TH 2s 1 2V 2 UU 在给定输入 ui信号条件下 电路输出 uo的波形如图 10 4 b 所示 3 分 t t O O 5 4 3 2 1 ui V uo V 5V 图 10 4 b 10 5 由 555 定时器构成的施密特触发器如图 10 5 a 所示 1 在图 b 中画出该电路的电压传输特性曲线 2 如果输入 ui为图 c 的波形 所示信号 对应画出输出 uO的波形 3 为使电路能识别出 ui中的第二个尖峰 应采取什么措施 4 在 555 定时器的哪个管脚能得到与 3 脚一样的信号 如何接法 6V uo C 1 2 3 4 5 6 7 8 555 5 ui a ui V 2 4 6 2 4 6 uo V t t 4V 2V ui uo b c 图 10 5 6V uO C 1 2 3 4 5 6 7 8 555 5 uI 2 4 6 2 4 6 I u V O u 4V 2V O u I u t t c a b 0 0 0 V V V 图 10 5 b 解 1 见图 10 5 b 所示 2 见图 10 5 c 所示 3 为使电路能识别出 uI中的第二个尖峰 应使 5 脚接 3V 左右控制电压 降低阈值 4 7 脚 在 7 脚与电源间接上拉电阻 10 6 由 555 定时器构成的电子门铃电路如图 10 6 所示 按下开关 S 使门铃 Y 鸣响 且抬手后持续一段时间 1 计算门铃鸣响频率 2 在电源电压 VCC不变的条件下 要使门铃的鸣响时间延长 可改变电路中哪个元件 的参数 3 电路中电容 C2和 C3具有什么作用 C 1 2 3 4 5 6 7 8 555 4 7k 4 7k 0 1 F0 01 F 2 C1 R2 R1 VCC R3 C4 C3100 F Y S 图 10 6 解 1 已知 555 定时器构成多谐振荡器 门铃振荡频率为 121 11 1 01kHz 0 7 2 f TRRC 2 R3和 C4构成放电回路 使两个参数增大 可延长放电时间常数 34 R C 3 电容 C2具有滤波作用 抑制电源中的高频干扰 电容 C3具有 通交流 阻断直流 作用 10 7 图 10 7 为由两个 555 定时器接成的延时报警器 当开关 S 断开后 经过一定的延 迟时间 td后扬声器开始发出声音 如果在迟延时间内闭合开关 扬声器停止发声 在图中给 定的参数下 计算延迟时间 td和扬声器发出声音的频率 5V 1M 0 01 F 1 2 3 4 5 6 8 555 10 F 1 2 3 4 5 6 7 8 555 5k 1 5k 0 01 FS 5V 0 01 F 图 10 7 解 延迟时间 d 1 111stRC 扬声器发出声音的频率 122 11 10k Hz 0 7 2 f TRRC 第 11 章 数模与模数转换器 11 1 填空 1 8 位 D A 转换器当输入数字量只有最高位为高电平时输出电压为 5V 若只有最低位 为高电平 则输出电压为 若输入为 10001000 则输出电压为 2 A D 转换的一般步骤包括 和 3 已知被转换信号的上限频率为 10kHZ 则 A D 转换器的采样频率应高于 完 成一次转换所用时间应小于 4 衡量 A D 转换器性能的两个主要指标是 和 5 就逐次逼近型和双积分型两种 A D 转换器而言 抗干扰能力强 转换速度快 解 1 40mV 5 32V 2 采样 保持 量化 编码 3 20kHz s50 4 精度 速度 5 双积分型 逐次逼近型 11 2 对于一个 8 位 D A 转换器 若最小输出电压增量为 0 02V 试问当输入代码为 01001101 时 输出电压 uo为多少伏 若其分辨率用百分数表示是多少 解 输出电压 Uo 1 54V 分辨率为 1 28 1 11 3 图 11 3 为一个由四位二进制加法计数器 D A 转换器 电压比较器和控制门组成的 数字式峰值采样电路 若被检测信号为一个三角波 试说明该电路的工作原理 测量前在dR 端加负脉冲 使计数器清零 若要使电路正常工作 对输出信号有何限制 2RRRR2R Q0Q1Q2Q3 3R R R UO CP ui Rd V 2R2R2R2R 74LS161 图 11 3 解 首先将二进制计数器清零 使 uO 0 加上输入信号 Ui 0 比较器 A 输出高电平 打 开与门 G 计数器开始计数 uO增加 同时 uI亦增加 若 uI uO 继续计数 反之停止计数 但只要 uO未达到输入信号的峰值 就会增加 只有当 uO uImax时 才会关闭与门 G 使之 得以保持 11 4 双积分型 A D 转换器如图 11 4 所示 请简述其工作原理并回答下列问题 1 若被检测电压 UI max 2V 要求能分辨的最小电压为 0 1mV 则二进制计数器的容 量应大于多少 需用多少位二进制计数器 2 若时钟频率 fCP 200kHz 则采样时间 T1 3 若 fCP 200kHz UI VREF 2V 欲使积分器输出电压 UO的最大值为 5V 积分时间常 数 RC 应为多少 R UO CP UI VREF C Q0QN 1 二进制计数器 图 11 4 解 1 若被检测电压 UImax 2V 要求能分辨的最小电压为 0 1mV 则二进制计数器的容量 应大于 20000 需用 15 位二进制计数器 2 若时钟频率 fCP 200kHz 则采样时间 T1 215 5 s 163 8ms 3 1 2V5