课程设计-DE2板-电子秒表.doc

课课 程程 设设 计计 课程名称 电子技术综合设计与实训 题目名称 电子秒表 学生学院 自动化 一 课程设计的内容 1 利用各种器件设计电子秒表 电子秒表电路是一块独立构成的计时集成电路芯片 它集成了计数器 译码器和驱动等电路 能够对秒以下时间单位进行精确计时 具有清零 启动计时 暂停计时 继续计时以及简单记忆等功能 2 利用 DE2 板对所设计的电路进行验证 3 总结电路设计结果 二 课程设计的要求与数据 1 秒表由 5 位七段 LED 显示器显示 其中一位显示 minute 四位显示 second 其中显示分辩率为 0 01 s 计时范围是 0 9 分 59 秒 99 毫秒 2 具有清零 启动计时 暂停计时及继续计时等控制功能 3 控制开关为两个 启动 继续 暂停计时开关和复位开关 4 具有简单的记忆分析功能 即 能够记忆最近 3 次记录的时间 并用 LED 显示其 中最大的时间值和最小的时间值 三 课程设计应完成的工作 1 模拟仿真 使用可编程逻辑器件和 QUARTUS II 软件 用原理图输入方法 进行编译 仿真 2 下载 模拟仿真结果正确后 结合实验板设置各输入 输出端 指定下载芯片 重新编译 编 译结果正确后下载到相应芯片中 在 DE2 板上验证设计 3 总结 在验证结果正确后 确定方案并绘制电路图 进一步完善设计文档资料 写出总结报告 四 课程设计进程安排 序号设计各阶段内容地点起止日期 查阅资料 总体方案设计实 2 21412 月 1 日 具体方案及电路图设计实 2 21412 月 2 日 方案及电路图修改实 2 21412 月 3 日 编译 下载 调试 修改实 2 21412 月 4 日 完成设计 写总结报告实 2 21412 月 5 日 五 应收集的资料及主要参考文献 1 阎石 数字电子技术基础 第五版 M 北京 高等教育出版社 2005 2 谢云 易波 刘冰茹 王春茹 现代电子技术实践课程指导 M 北京 机械工业出版社 2003 3 潘松 黄继业 EDA 技术实用教程 M 北京 科学出版社 2006 发出任务书日期 年 月 日 指导教师签名 计划完成日期 年 月 日 基层教学单位责任人签章 主管院长签章 摘摘 要要 近年来 随着计算机及微电子技术的飞速发展 20 世纪末 现代电子技术获得了快速 发展 现代电子产品几乎渗透了社会的各个领域 有力地推动了社会生产力的发展和社会信 息化程度的提高 同时也使现代电子产品性能进一步提高 产品更新换代的节奏也越来越快 EDA 技术作为现代电子设计技术的核心 它依赖功能强大的计算机 在 EDA 工具软件平台上 实现高效快捷的电子设计 其已成为现代电子工程师必须掌握的设计方法 本课程设计是基于 EDA 的工具平台 DE2 板上开发出一个简单功能的电子秒表 通过对一 个小系统的全程设计 加深对 EDA 技术的理解与掌握 加强对 EDA 工具平台的使用 并得出 一个运用新设计方法 在 EDA 工具平台上用原理图方法设计的电子秒表 此秒表通过运用 基本的电子元器件组合 快捷实现了一般电子秒表所具备的功能 具有开发周期短 实用性 强 稳定性良好的特点 关键词 EDA 工具 电子秒表 DE2 板 目目 录录 1 设计任务目的及要求设计任务目的及要求 6 1 1 任务目的 6 1 2 任务要求 6 2 原理与模块介绍原理与模块介绍 6 2 1 各模块及原理 6 3 设计方案设计方案 7 3 1 设计流程图 7 3 2 模块电路原理图设计 9 4 实验结果与数据处理实验结果与数据处理 9 4 1 秒表计时 暂停 复位功能 10 4 2 秒表记忆分析功能 11 5 结论与问题讨论结论与问题讨论 12 5 1 结论与问题 12 5 2 经验总结 13 参考文献参考文献 13 附录附录 13 1 设计任务目的及要求设计任务目的及要求 1 1 任务目的任务目的 1 具体学习锁存器 数值比较器 以及加 减计数器的工作原理 分析与 设计时序控制电路 画出电子秒表的整机逻辑电路图 掌握电子秒表的工作原 理及其设计方法 并对各种元器件的功能和应用有所了解 并能对其在电路中 的作用进行分析 2 通过原理图输入设计电子秒表 加强对 EDA 工具的运用及对各数字电子 元器件的运用 3 通过完成小系统的设计提高综合应用数字电子技术用 EDA 技术的能力 为更大数字系统设计打下基础 1 2 任务要求任务要求 1 秒表由 5 位七段 LED 显示器显示 其中一位显示 minute 四位显 示 second 其中显示分辩率为 0 01 s 计时范围是 0 9 分 59 秒 99 毫 秒 2 具有清零 启动计时 暂停计时及继续计时等控制功能 3 控制开关为两个 启动 继续 暂停计时开关和复位开关 4 具有简单的记忆分析功能 即 能够记忆最近 3 次记录的时间 并用 LED 显示其中最大的时间值和最小的时间值 2 原理与模块介绍原理与模块介绍 2 1 各模块及原理各模块及原理 1 时钟发生器 利用 DE2 板上 27MHz 的时钟 用计数器 74292 作分频器来对 系统时钟进行分频 产生 100HZ 的脉冲 2 计数器 对时钟信号进行计数并进位 毫秒和秒之间 10 进制 秒和分之间 60 进制 用 5 片同步十进制计数器 74LS160 接成 5 位秒表显示 3 译码器 对脉冲记数进行译码输出到显示单元中 用一片 7464 对应一位时 钟译码 4 显示器 采用 5 个 LED 显示器把各位的数值显示出来 是秒表最终的输出 有分 秒 和毫秒位 5 控制器 控制电路是对秒表的工作状态 计时开始 暂停 继续 复位等 进 行控制的单元 可由暂停 继续 复位 显示最大值 显示最小值共四个开关组 成 6 记忆分析单元 用锁存器 74373 可以用数值比较器 7485 分析最近 3 次记录的时间 得到其中最大的时间值和最小的时间值 能通过显示最大值 显示最小值两个开关控制显示出来 3 设计方案设计方案 3 1 设计流程图设计流程图 1 设计流程图 27MHZ 信号输入 74292 实现时钟发生器 100HZ 5 片同步 74160 实现秒表计时 复位开关复位开关 74160 计数器 停第一次 锁存第一组数 据 停第二次 锁存第二组数 据 停第三次 锁存第三组数 据 7485 构成的三组数据 比较器实现时钟发生 器 得出三组数据关 系的结果 根据结果设计两组数据选 择器 74153 选出最大 值和最小值 门控电路模块和一组数据选择 器 选择一组数据显示 秒表 时间或最大值或最小值 最大值显示开关最大值显示开关 最小值显示开关最小值显示开关 5 片 7446 组成的译码器 LED 数码管显示 3 2 模块电路原理图设计模块电路原理图设计 1 分频器设计 输入信号采用 DE2 板上的 27MHZ 脉冲信号 即图中的 CLK2 输入 根据 设计 74292 的 EDCBA 为 10010 从而得 Q 输出信号约为 100HZ 以作为计时 器的输入脉冲信号 见附录图 1 2 计时器模块 采用 5 片同步十进制计数器 输入信号来自于分频器的输出 100HZ 信号 输出 为秒表时间 见附录图 2 3 锁存器模块 三片 74373 锁存一组数据 暂停开关及一片 74160 计数器组成控制信号控制三 组锁存器锁存数据 见附录图 3 4 数据比较器模块 用 5 片 7485 串接的成一组 20 位数据比较器 共三组 得出比较结果 作为显 示最大最小值的控制信号 见附录图 4 5 数据选择器模块 用 10 片 74153 组成一组数据选择器 共三组 从左到右依次实现功能为 选择 最小值 选择最大值以及选择数据送译码器显示 见附录图 5 4 实验结果与数据处理实验结果与数据处理 仿真功能端口名称说明 端口名代表含义 27 27MHZ 的时钟信号输入 rset 复位开关 s and c 暂停 继续开关 zuid 显示最大值开关 zuix 显示最小值开关 a b c d e 正常计时时间 最大值 最小值 0a 0b 0c 0d 0e 记忆的第一组数据 Hz MHzCLK fQ103 2 27 2 2 1818 1a 1b 1c 1d 1e 记忆的第二组数据 2a 2b 2c 2d 2e 记忆的第三组数据 4 1 秒表计时秒表计时 暂停暂停 复位功能复位功能 1 秒表计时功能 1 设置各位输入值如下表 rset0 s and c0 zuid0 zuix0 2 软件仿真波形图如附录图 6 说明 计时范围是 0 9 分 59 秒 99 毫秒 edcba 的最大值对应为 95999 当 下一个脉冲到来时 秒表各位回零 2 秒表暂停及复位功能 1 暂停功能 设置各位输入值如下表 rset0 s and c1 zuid0 zuix0 2 复位功能 设置各位输入值如下表 rset1 s and c0 zuid0 zuix0 3 软件仿真波形图如附录图 7 说明 1 当暂停开关打上为 1 时 秒表暂停计时 暂停开关重为 0 后 秒表继续 计时 如上图中 e a 的值在 s and c 为 1 时保持 01626 的值 在 s and c 为 0 时继续计数 2 当复位开关打上为 1 时 秒表清零 直到复位开关重为 0 后 秒表重新 开始计时 如上图中 e a 的值在 rset 为 1 时全为 0 在 rset 为 0 时开 始计时 4 2 秒表记忆分析功能秒表记忆分析功能 1 秒表记忆功能 1 设置各位输入值如下表 rset0 s and c 1 暂停 4 次 zuid0 zuix0 2 软件仿真波形图如附录图 8 说明 当暂停开关打上第一次 即 s and c 为 1 时 0e 0a 中锁存第一个值 02125 当暂停开关打上第二次 即 s and c 再为 1 时 1e 1a 中锁存第二个值 02129 当暂停开关打上第三次 即 s and c 再次为 1 时 2e 2a 中锁存第二个 值 02133 当暂停开关打上第四次 即 s and c 再次为 1 时 0e 0a 中更新锁 存值为 02137 暂停开关每打上一次 更新一组锁存值 在暂停开关不打上的 情况下 即 s and c 为 0 时 锁存中的三个值不更新 因此具有记忆最近三次 暂停值的功能 1 秒表对记忆进行分析功能 得出三个锁存值中最大 最小值 1 显示最大值 设置各位输入值如下表 rset0 s and c 1 暂停 4 次 zuid1 zuix0 2 软件仿真波形图如附录图 9 说明 显示最大值开关打上时 即 zuid 为 1 时 e a 中显示的值为三组锁存数 据中的最大值 如上图所示 当三组数据分别为 02125 02129 02133 时 e a 中显示的数据为 02133 当三组数据分别为 02137 02129 02133 时 e a 中显示 的数据更新为 02137 3 显示最小值 设置各位输入值如下表 rset0 s and c 1 暂停 4 次 zuid0 zuix1 2 软件仿真波形图如附录图 10 说明 显示最小值开关打上时 即 zuix 为 1 时 e a 中显示的值为三组锁存数 据中的最小值 如上图所示 当三组数据分别为 02125 02129 02133 时 e a 中显示的数据为 02125 当三组数据分别为 02137 02129 02133 时 e a 中显示 的数据更新为 02129 5 结论与问题讨论结论与问题讨论 5 1 结论与问题结论与问题 1 完成设计要求的程度 在软件仿真上可实现秒表计时 暂停 继续 复位 记忆分析等全部要求 在 DE2 板上仅验证过计时 暂停 继续 复位功能 记忆 分析功能常未得到实际验证 仅在软件仿真上实现 2 遇到的问题与解决方法 1 布线困难 设计须多次对 20 位二进制数进行显示 锁存 比较等操作 在一定程度上产生 布线困难及连线时间花费巨大的问题 解决方法 采用模块复制方法 将相同 结构的模块 经常用到的结构模块进行备份 从而进行结构性组合式设计与修 改 从而提高效率 2 调试复杂 调试有两种方案 一是模块调试法 首先对各模块进行实验验证调试 待各模 块功能调试完成后再进行链接组合总体调试 二是整体调试法 对各模块及总 体方案进行充分的理论论证 不经过各模块的实验调试 直接进行整体的调试 两种方案比较 一方案由于分模块 各模块调试可同时进行 在设计庞大方案 多人合作时采用可有效提高效率 二方案容易产生设计错误 修改方案耗费时 间长 但当方案较小 不须多人合作时 适合个人方案设计时使用 调试方案选择 本设计由于电路原理图占用较大空间 在一定程度上增加了调 试的复杂程度 但仍为较简单的小系统设计 鉴于 quartus 软件在实验室中运 行较慢 且为个人独立设计 调试方案选择第二种方案 在调试过程中采用多 个监测点的方法提高调试效率 对个别模块采用第一种方案 3 存在不足与思考 在 DE2 板上验证锁存功能时发生不符合仿真情形的现象 本设计利用暂停的次 数对数据进行锁存 在控制每次锁存器的信号上采用与暂停开关同步的脉冲信 号 理论