《数字电路与逻辑技术》考卷样卷.doc

卷 共3页 第3页班 级_姓 名_学 号 _装 订 线班 级_姓 名_学 号 _装 订 线 一、填空(共10小题，每格占1分，共20分) 1（365）10（ ）8（ ）162（11.001）2=( )10 = ( )8 = ( )16 3主从触发器的特性方程为 。4主从触发器的特性方程为 。5三态门电路具有 、 、 三个状态。6触发器从逻辑功能上分，可分为：J-K、 、 、 、 。7 级环形计数器，有12个无效状态。8时序逻辑电路通常由_和_组成。9一个三变量的逻辑函数，其最小项有_个。10逻辑函数的反函数，对偶函数。 二、选择题(共8小题，每小题占2分，共16分)1图一所示电路为普通TTL门电路，输出高电平，低电平，门电路的关门电阻，开门电阻，则图（a）和图（b）的输出为（ ）。 A、F1=3.6V F2=0.3V B、F1=0.3V F2=3.6VC、F1=0.3V F2=0.3V D、F1=3.6V F2=3.6VE、F1=3.6V F2=A.B2下列触发器中克服了“空翻”现象的有（ ）。 A、边沿D触发器 B、主从RS触发器 C、同步RS触发器 D、主从JK触发器3电路如图二所示，在（ ）的条件下，、才能起到直接置位和复位的作用。 A、CP=1 B、CP=0 C、与CP无关4下列电路中（ ）不是时序电路。 A、计数器 B、触发器 C、寄存器 D、译码器53个D触发器构成的扭环形计数器，其计数长度为（ ） A、3 B、6 C、12 D、86个触发器构成的环形计数器中，有效状态有（ ）个。A、 B、 C、 D、7JK触发器在CP脉冲作用下，欲使，则输入信号应为（ ）。A、 B、 C、 D、 E、8逻辑函数=（ ）A、B B、 A C、 D、 三、化简(20分)1 用逻辑代数的基本公式、定律、规则，化简下列逻辑函数。 （6分） （6分）2 用卡诺图将下面函数化简成最简“与或”表达式。（8分）F(A,B,C,D)=m（0,1,2,5,8,10,11,12,13,14,15） 四、分析与设计（共44分）1如下图所示为主从J-K触发器，若在CP、J、K端分别加上如图所示的波形，并设触发器的初始状态为0，试画出触发器端的波形。（6分） 2如下图所示，若在端加入如图所示的输入波形，设触发器的起始状态为0。（1） 写出Qn+1的表达式。（5分）（2） 画出Q端的波形。 （5分） 3 如下图所示时序逻辑电路，所有触发器的初始状态都为0。（1） 分析该时序逻辑电路（要求有分析过程，作出状态表，画出状态图），并说明自启动特性。 （8分）（2） 如图所示，在CP脉冲信号的作用下，试画出输出端z波形。 （4分）4 中规模集成电路74LS161为可预置四位二进制加法计数器，引脚如下图。请用74LS161设计一个十一进制加法计数器，计数规律为：000000010010001101000101011001111000100110100000，允许用与、或、非逻辑门。（D0、D1、D2、D3为预置数输入，Q0、Q1、Q3、Q4为输出，CR为直接置零端，低电平有效，CTT、CTP为计数控制端“1”计数、“0”保持，LD为预