数字时钟集成电路引脚功能.doc_第1页
数字时钟集成电路引脚功能.doc_第2页
数字时钟集成电路引脚功能.doc_第3页
数字时钟集成电路引脚功能.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字时钟集成电路引脚功能1、74LS08 四2输入与门2、74LS32 四2输入或门3、74LS30 八输入与非门 4、74LS04 六非门5、74LS74 双D触发器集成电路74LS74内含有两个独立的上升沿双D触发器，每个触发器有数据输入（D）、置位输入（D）、复位输入（D）、时钟输入（CP）和数据输出（Q、）。D、D的低电平使输出预置或清除（低电平有效），而与其它输入端的电平无关。当D、D均无效（高电平式）时，符合建立时间要求的D数据在CP上升沿作用下（下降沿不作用）传送到输出端。6、CD4518 二-十进制同步加法计数器7、74LS248 显示译码器16 VCC 8 GNDa b c d e f g 连接数码管 输出高电平点亮数码管 D C B A 连接计数器输出端；D为最高位 灯测试输入端（低电平有效） 脉冲消隐输入端（低电平有效） 消隐输入（低电平有效）/脉冲消隐输出（低电平有效）8、74LS10 三3输入与非门9、CD4060振荡/分频器CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V18V），输入阻抗高(约100M)，动态功耗小，在中心频率f0为10kHz下功耗仅为600W，属微功耗器件。CD4046的引脚排列如下图，采用 16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较器的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。1
人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论