EDA技术实验书.doc

EDA 技术实 验 指 导 书包明 编重 庆 工 学 院2002 . 9 . 1EDA技术实验指导书目 录（一）. 引言（二）. 实验系统介绍（三）. 基于电子工作平台（EWB）的实验实验一 直流电路中电流和电压的测量实验二 戴维南及诺顿等效电路实验三 一阶动态电路分析实验四 共发射极放大电路分析实验五 功率放大器特性仿真实验六 整流滤波及负载特性分析（四）. 基于可编程逻辑器件的实验实验七. 表决电路的设计实验八. 组合逻辑电路的设计实验九. 译码显示电路实验十. 计数器及时序电路实验十一.多波形发生器实验十二.点阵显示（五）. 数字系统实验实验十三. 数字钟实验十四. 模拟信号的检测实验十五. 智能竞赛裁判系统实验十六. 十字路口交通控制器（六）. 附录FPGA与周围资源I/O接口对照表(一) 引 言EDA技术是随着集成电路和计算机技术的飞速发展应运而生的一种高级、快速、有效的电子设计自动化工具。它贯穿于电子系统设计开发的全过程，旨在帮助电子设计人员在计算机上完成电路的功能设计、逻辑设计、性能分析、时序测试直至PCB(印刷电路板)的自动设计。在EDA技术中，最为瞩目的是以现代电子技术为特征的逻辑设计仿真测试技术。该技术只需通过计算机就能对所设计的电子系统从不同层次的性能特点上，进行一系列准确测试和仿真。高速发展的可编程逻辑器件又为EDA技术的不断进步奠定了坚实的物理基础，给电子系统的设计带来了革命性的变化，特别是高速发展的CPLD/FPGA器件极大地改变了传统的数字系统设计方法、设计过程，乃至设计观念。可编程逻辑器件和EDA技术给今天的硬件系统设计者提供了强有力的工具，使传统的“固定功能集成块+连线”的设计方法正逐步地退出历史舞台,而基于芯片的设计方法正在成为现代电子系统设计的主流。现在人们可以把数以亿计的晶体管，几万门、几十万门甚至几百万门的电路集成在一个芯片上。半导体集成电路也由早期的单元集成、部件电路集成发展到整机电路集成和系统电路集成。电子系统的设计方法也由过去的那种的“Bottom-up”(自底向上)设计方法改变为一种新的“Top-down”(自顶向下)设计方法。本实验指导书的内容是以EDA技术与数字系统设计（北航出版社）教材为基准，把实验的内容分为三部分：基于电子工作平台的实验、基于可编程逻辑器件的实验和数字系统实验。其中第一部分是对电路网络的仿真实验，利用EWB软件进行电路功能和特性的各种分析以及参数的测试。第二部分是基于可编程逻辑器件的数字电路设计实验，通过实验介绍MAX+plus II软件的逻辑输入方法、编译及仿真原理、器件下载等基本内容，从而掌握EDA开发工具和数字电路设计。第三部分是数字系统设计实验，采用EDA技术和“自顶向下”设计方法，实现功能较复杂的综合设计实验，提高数字系统综合设计能力。（二）实验系统介绍EDA/SOPC实验箱是集EDA和SOPC开发为一体的综合性实验箱，它不仅可以独立完成几乎所有的EDA设计，也可以完成大多数的SOPC开发。采用Altera公司的Cyclone系列的12万门FPGA为核心，整个系统采用模块化设计，各个模块之间可以自由组合，使得该实验箱的灵活性大大提高。同时实验箱还提供了丰富的接口模块，供人机交互，从而大大增加了实验开发者开发的乐趣，满足了普通高等院校、科研人员等的需求。开发工程师可以使用VHDL语言、Verilog HDL语言、原理图输入等多种方式，利用Altera公司提供的Quartus II及Nios软件进行编译，下载，并通过EDA/SOPC实验箱进行结果验证。实验箱提供多种人机交互方式，如键盘阵列、按键、拨挡开关输入；七段码管、大屏幕图形点阵LCD显示；串口通信；VGA接口、PS2接口、USB接口、Ethernet接口等，利用Altera公司提供的一些IP资源和Nios 32位处理器，用户可以在该实验箱上完成不同的SOPC设计。EDA/SOPC实验箱提供的资源有：l Altera公司的EP1C6Q240C8，12万门级FPGA，另外可选配更高资源的FPGAl FPGA配置芯片采用可在线变成的EPC2，通过JTAG口和简单的跳线即可完成设计的固化l 1个数字时钟源，提供48MHz、12MHz、1MHz、100KHz、10KHz、1KHz、100Hz、10Hz、2Hz和1Hz等多个时钟l 1个模拟信号源，提供频率和幅度可调的正弦波、三角波和方波l 两个串行接口，一个用于SOPC开发时的调试，另一个可以完成其它的通信l 1个VGA接口l 1个PS2接口，可以接键盘或鼠标l 1个USB接口，利用PDIUSBD12芯片实现USB协议转换l 1个Ethernet接口，利用RTL8019芯片实现TCP/IP协议转换l 基于SPI接口的音频CODEC模块l 1个输入、输出探测模块，供数字信号的观察l 16个LED显示l 8个拨挡开关输入l 8个按键输入l 1个4X4键盘阵列l 8个七段码管显示l 1个扬声器模块l 1个交通灯模块l 1个直流电机模块l 1个高速AD和1个高速DAl 240128大屏幕图形点阵LCD显示l 存储器模块提供256K32Bit的SRAM和2M8Bit的FLASH ROM实验箱基本布局如下图1-1所示：图1-1 EDA/SOPC 试验箱系统布局下面就部分模块做简要介绍。FPGA模块FPGA采用Altera公司提供的Cyclone系列的EP1C6Q240C8，该芯片采用240脚的PQFP封装，提供185个IO接口。该芯片拥有5980个LEs；20个M4K RAM Block；总共可以提供92160Bit的RAM；另外芯片内部还自带有2个锁相环，可以在高速运行的时候保证系统时钟信号的稳定性。FPGA与实验箱上提供的各个模块都已经连接好（详情请查看附录1），这样就避免了实验过程中繁琐的连线以及由于连线造成的不稳定的后果。配置模块本实验箱的配置芯片采用可在线多次编程的EPC2，该芯片通过JTAG（与FPGA共用，通过跳线选择）下载，即可完成FPGA设计的固化。这样就避免了用户需要多条电缆或者需要编程器才能完成固化的任务，同时也方便了用户只需一条下载电缆即可完成FPGA的配置和EPC2的编程。时钟模块 时钟的产生由有源晶振产生48MHz的时钟信号，再由CPLD分频完成多种时钟信号的产生。时钟信号已经在系统板上连接到FPGA的全局时钟引脚（PIN_28），只需要通过时钟模块的简单跳线，即可完成FPGA时钟频率的选择。 USB模块USB模块采用Philips公司的PDIUSBD12芯片，它通常用作微控制器系统中实现与微控制器进行通信的高速通用并行接口。它还支持本地的DMA传输。PDIUSBD12完全符合USB1.1版的规范、它还符合大多数器件的分类规格：成像类、海量存储器件、通信器件、打印设备以及人机接口设备。另外该芯片还集成了许多特性，包括SoftConnectTM、GoodLinkTM、可编程时钟输出、低频晶振和终止寄存器集合，所有这些特性都为系统显著的节约了成本，同时使USB功能在外设上的应用变得容易。 存储器模块 实验箱上提供了256K32Bit的SRAM和2M8Bit的FLASH ROM，其中SRAM主要是为了在开发SOPC是存放可执行代码和程序中用到的变量，而FLASH则是用来固化调试好的SOPC代码等。SRAM选用两片ISSI公司的IS61LV25616（256K16Bit）进行数据线并联从而扩展为256K32Bit的存储区；FLASH ROM采用的是AMD公司的AM29LV017D，其容量为2Mbyte。 Ethernet模块 Ethernet模块采用的TCP/IP转换芯片为RTL8019AS芯片，该芯片是一款高集成度、全双工以太网控制器，内部集成了三级省电模式，由于其便捷的接口方式，所以成了多数系统设计者的首选。RTL8019AS支持即插即用标准，可以自动检测设备的接入，完全兼容Ethernet II以及IEEE802.3 10BASE5、10BASE2、10BASET等标准，同时针对10BASET还支持自动极性修正的功能，另外该芯片还有很多其他功能，此处不再赘述。 高速AD&高速DA本实验箱中采用的高速AD为TLC5510，TLC5510是一个8位高速AD，其最高转换速率可到20MSPS，单5V供电，被广泛的应用在数字电视、医疗图象、视频会议等高速数据转换的领域。本实验箱中采用的高速DA位TLC5602，该芯片也是一个单5V供电的8位高速DA，其最高转换输率可到33M，足以满足一般数据处理的场合。240128图形点阵LCD本实验箱所用的图形点阵LCD为240128点，可以用来显示图形、曲线、文本、字符等等。显示模块内嵌有T6963C控制器，在该液晶显示模块上已经实现了行列驱动器及显示缓冲区RAM的接口，同时也硬件设置了液晶的结构：单屏显示、80系列的8位微处理器接口、显示屏长度为30个字符、宽度为16个字符等。（三） 电子工作平台（EWB）的实验实验一 直流电路中电流和电压的测量一、 实验目的1) 掌握直流电路中电流和电压的分析、计算和测量；2) 熟悉电子工作平台（EWB）软件的使用。二、 实验内容1. 连接一个如图3.1.1所示的电路，测量各支路上的电流和各节点电压。并且验证基尔霍夫的电流定理（KCL）和电压定理（KVL）。图3.1.12. 连接一个如图3.1.2所示的电路，测量各支路上的电流和各节点电压。图3.1.2三、 实验操作1. 按照实验内容1的要求，在EWB工作台上连接好电路如图3.1.3。测量各支路上的电压和电流。也可采用直流工作点分析法求得各节点电压。图3.1.32. 按照实验内容2的要求，在EWB工作台上连接好电路如图3.1.4。测量各支路上的电压和电流。图3.1.4四、 实验数据及分析根据EWB工作台中的电压表和电流表测量的数据，证明基尔霍夫定理的正确性。 实验二 戴维南及诺顿等效电路一. 实验目的1. 掌握戴维南及诺顿等效电路的分析、计算和测量；2. 熟悉电子工作平台（EWB）软件的使用。二. 电路基本原理根据电路理论求电路的戴维南及诺顿等效电路时，首先需要求得某一端口的开路电压或短路电流，再求等效电阻。求等效电阻的方法有两种：一种是由开路电压与短路电流的比值得到；另一种由端口外部施加电源信号求得，即万用表测量，要求电路的独立电源置零。三. 实验内容电路图如图3.2.1所示，求ab端口的戴维南及诺顿等效电路，要求采用两种方法求得等效电阻。图3.2.1四. 实验操作1. 测量等效电阻：根据等效电阻的定义，将电路中所有的电源置零，即电流源开路，电压源短路，得到无源单口网络。按照实验内容的要求，在EWB工作台上连接好测试电路如图3.2.2所示，。在ab端口用万用表档测得其等效电阻值。2. 测量开路电压UOC ：在图3.2.1所示电路的ab端口上连接电压表即可测得开路电压。3. 测量短路电流ISC ：在图3.2.1所示电路的ab端口上连接电流表即可测得短路电流。图3.2.2五、 实验数据及分析由实验测得的数据与理论计算结果进行比较，看两者结果是否相同。为了进一步证明两个电路是否等效，可在原电路和等效电路的端口处分别外接同一电阻，对该电阻上的电压、电流进行测量，从而证明两电路的等效性。实验三 一阶动态电路分析一. 实验目的1. 掌握一阶动态电路的分析、计算和测量；2. 了解动态元件的充放电过程，观察输出波形。二. 实验电路和内容连接一个如图3.3.1所示的电路，在t=0时开关进行换路动作，换路前电路已达到稳态，求t0时电容的电压以及该电路的时间常数。图3.3.1三. 电路基本原理在电路图3.3.1中，t0时（开关置于2）电路已经处于稳态，此时的电容相当于开路，所以Uc(0-)=2V 。当t0时电路换路即开关由位置2变为位置3，电容两端电压不会发生跃变，Uc(0+)= Uc(0-) =2V，电容进行充放电过程。电路经过一段瞬态过程后，电路又处于稳定状态，此时的电容相当于开路，求得Uc()=7V 。电路时间常数的计算如下：当电路换路（即开关由位置2变为位置3）后，与电容相连接的单口网络的等效电阻 R=1007，因此电路的时间常数为：= RC = 0.1007s由三要素法公式可得：Uc(t)= Uc()+ Uc(0+)- Uc()e-9.93t = 7 - 5e-9.93t ( V )当t=时，Uc(t)= 7 - 5e-1 = 5.16 ( V ) 。四. 实验操作1. 按实验内容连接好测试电路如图3.3.2所示。开关K的操作相当于键盘中的K键，当按下K键时，开关处于位置3；没有按下K键时，开关处于位置2 。图3.3.22激活电路（打开启动按钮），操作开关K，可通过示波器观察到电路的过渡过程（电压波形）如图3.3.3所示。图3.3.3由理论分析可知，当t=时，Uc(t)= 5.16 ( V )，由电压波形的曲线可找到其对应的时间为x2=0.44958s，所以=dx=x2-x1=0.10678s五. 实验数据及分析将理论计算与实验结果对比，进行分析。改变电阻或电容大小，再进行分析。实验四 共发射极放大电路分析一. 实验目的1. 加深对共发射极放大电路特性的理解；2. 熟悉静态工作点的测量和调整方法；3. 观察偏置电阻对静态工作点及交流放大特性的影响；4. 学习放大电路动态指标AV、AVS、ri、ro等测量方法。二. 实验内容1. 实验电路如图3.4.1所示，测试电路的静态工作点，分析静态工作点对放大电路动态范围的影响，以及如何调节电路中的R4、R1，使静态工作点设置在比较理想的位置。2. 根据电路图求得各处的静态电流和电压，从而得到该放大电路的动态指标：电压放大倍数AV = ；输入电阻ri = Rb / r be +（1+）Re =；输出电阻ro = (1) RL ; Vo为RL开路时的输出电压。源电压放大倍数：AVS=AV ；其中RS为信号源内阻（100），Rb=R1/R2，VS为输入电压，VO为输出电压。 图3.4.1三. 实验操作1 按照实验内容连接好电路，如图3.4.2所示。信号源Vs频率为1KHz、幅度为30mV。 =100。图3.4.22. 静态工作点与动态范围的测试：（1） 打开启动开关，用示波器观察输出电压波形，是否失真？是什么失真？（2） 分析出现上述现象的原因，如何才能消除这现象？（3） 测量静态工作点IB、IC、VCE，并计算响应的理论值，分析静态工作点的设置是否正常。（4） 调节R2或R4可改变静态工作点的设置，进而改变放大器的动态范围。用示波器观察输出电压波形。R2分别取30K、58K、70K；R4分别取3K、6K、10K时，对静态工作点和输出电压波形有何影响。（5） 当R2=65K和R4=4K时，调节输入信号大小，观察输出电压波形的变化情况。测量最大不失真正波输出电压Vo 。3. 动态指标的测试：在输出信号不失真的情况下，测量I/O的电流和电压，根据公式计算其指标。四 实验数据分析 测量的数据进行分析，并与理论计算值相比较。实验五 功率放大器特性仿真一. 实验目的1 掌握OTL功放电路中工作点的调整方法；2 了解自举电容在电路中的作用；3 熟悉OTL功放的动态特性。二. 实验电路及原理 功率放大电路主要是向负载提供功率，应用较为广泛的功率放大电路有OTL型和OCL型。OCL互补对称功率放大电路的特点是输出端不需要变压器或大电容，但需要双电源。OTL互补对称功率放大电路的特点是输出端不需要变压器，只需要一个大电容，其电路仅需要单电源供电。本实验电路为OTL功放电路，如图3.5.1所示。图3.5.1OTL功放是采用不同导电极性的对称双极性晶体管，利用双向跟随互补原理工作。要想得到最大不失真输出功率，必须保证电路具有合适的直流工作点，即调整偏压电阻R5使输出级的中点电压等于电源电压之半；调整偏置电阻R3使电路具有合适的静态电流（偏流）。合适的偏流既可以消除小信号交越失真，又可以提高功放效率。C1是自举电容，用以提高电路增益。三. 实验内容1. 利用参数扫描分析方法，确定偏压电阻R5、偏流电阻R3的取值范围。2. 利用交流分析功能，测量自举电容与电路增益的关系。3. 利用参数扫描和瞬态分析方法，测量输出信号和输入信号的动态范围。4. 温度特性分析。四. 实验步骤及操作1. 直流工作点调整: 在Q1的集电极串入直流电流表，在Q1和Q0的中点并联直流电压表，用于输出级直流工作点（中点偏压和静态电流）测量。电路连接如图3.5.2所击。图3.5.2( 1 ) 中点电压调整: 在没有交流信号输入的情况下，在28k范围内扫描R5参数，得到中点电压随R5变化的曲线如图3.5.3所示。从图中可看出纵轴上的中点电压为7.5V时对应的X轴上的值为4.2k（即R5的值）。( 2 ) 静态电流调整: 接入1kHz左右的交流信号( 60mV )，用示波器观察输出电压波形，发生什么失真？确定R3阻值的原则是: 使末级具有最小偏流但又不产生交越失真。偏流太大时将使输出效率下降。图3.5.3 在实际调试过程中，由于中点电压和末级偏流相互影响，所以需反复调整这两个电阻直到各指标都满足为止。当R3取值较小（400）时，末级偏流虽然很小（1.1mA），但出现交越失真，如图3.5.4所示。因此还需要调整R3, 直到消除交越失真（R3=400时3.7mA）。图3.5.4 2自举电容的作用分析 自举电容C的作用是提高电路增益，利用交流分析功能，可以分别测量接入和断开自举电容的频率响应特性曲线。3. 动态特性分析( 1 ) 动态范围测试 : 当输入信号为1kHZ时，增大输入信号幅度，测量最大不失真输入和输出电压的大小。可通过参数扫描分析方法，观察最大不失真输出波形求得。( 2 ) 测试输出噪声和等效输入噪声: 利用噪声分析功能，分析输出端和输入端的等效噪声特性。4 . 温度特性分析由于双极型晶体管的温度特性较差，且OTL电路又采用直接耦合方式，所以温度变化对直流工作点的影响明显。如图3.5.5所示，温度是从080C范围变化时输出端的中心点电压的变化情况。图3.5.5利用温度分析功能，可方便地预测电路各点的温度特性，以便采用温度补偿措施（温度补偿电路），消除温度变化的不利影响。实验六 整流滤波及负载特性分析一. 实验目的1. 掌握半波、全波整流滤波电路的测量；2. 测试两种电路的负载特性；3. 掌握两种电路接入负载时纹波（交流）输出分量的测试。二. 实验原理 1. 整流特性（空载）: 半波整流均值电压为:UO(AV)= 0.45U2全波整流均值电压为:UO(AV)= 0.9U2其中U2为变压器次边（副边）的有效值电压。2. 滤波特性（空载） 空载时两种电路的滤波输出电压均为UO(AV)=U2 。3. 负载特性: 输出电压随负载电阻RL的增大而上升，但两种电路的负载能力不同。三. 实验内容1. 测量输入交流电压、输出直流电压和纹波电压；2. 用瞬态分析或示波器观察半波、全波整流波形；3. 用参数扫描分析方法观察整流滤波电路的负载特性。四. 实验操作及步骤 1. 半波整流滤波电路的测量半波整流滤波电路的连接如图3.6.1所示。图中T1是变比为22:1的降压变压器；交流电压表M1测量变压器的次级电压，变压器的初级连接220V 50Hz的交流电压源。两个开关可分别把滤波电容和负载电阻接入电路中。图3.6.1 (1) 测量整流电压: 在图3.6.1中S1、S2开关断开，用电压表M1和M2测量半波整流输入、输出电压，并用示波器观察波形。 (2) 测量滤波电压: 开关S1闭合，接入滤波电容，测量和观察滤波输出电压。接入负载电阻后（开关S2闭合），再测量和观察滤波输出电压。并测量纹波电压。2. 全波整流滤波电路的测量: 测试电路如图3.6.2所示。图3.6.2其中：D2的型号选Nationa的IN4009。 ( 1 ) 桥式整流输出电压的测量: 开关S1断开、S2闭合, 打开启动按钮，用直流电压表测量输出电压。并观察输出波形。 ( 2 ) 桥式整流滤波输出电压的测量: 闭合开关S1，接入滤波电容，测量和观察滤波输出电压。接入负载电阻后（开关S2闭合），再测量和观察滤波输出电压。并测量纹波电压。五实验数据及分析对测量的数据进行分析，是否正确，与理论计算进行比较。(四) 基于可编程逻辑器件的实验实验七 表决电路的设计一、实验目的：1、 通过一个多数表决电路的的设计,让学生掌握逻辑电路的设计方法。2、 掌握逻辑电路的原理图输入方式。3、 初步了解Max+plus II软件的设计过程。二、实验步骤：1进入WINDOWS操作系统，打开Max+plus II。1）启动Fileprojectname菜单，输入设计项目的名字。点击AssignDevice菜单，出现图4.1.1对话框，依据设计要求选择器件。（本实验一律选用EPF10K10LC84）图4.1.12）启动菜单FileNew,选择Graphic Editor File,打开原理图编辑器,进行原理图设计输入如图4.1.2。图4.1.22设计输入 要求：用原理图输入方式设计3人多数表决电路。其逻辑函数为：F = ABC+ABC+ ABC+ ABC =AB+AC+BC = AB AC BC1）放置一个器件在原理图上 在原理图的空白处双击鼠标左键,现出图4.1.3;图4.1.3 在元件库栏中输入元件名称或用鼠标点击（选择）元件,按下OK即可。 如果安放相同元件，只要按住CTRL键，同时用鼠标拖动该元件。 图4.1.4为表决器需要的元件。图4.1.42） 连线到器件的管脚上把鼠标移到引脚附近,则鼠标光标自动由箭头变位十字,按住鼠标左键拖动,即可画出连线.如图4.1.5示.图4.1.53） 存原理图单击保存按扭,对于第一次输入的新原理图,出现类似文件管理器的图框,选择合适目录,合适名称保存刚才输入的原理图2.1.5.原理图的扩展名为.gdf,本实验取名 biao_jue_qi.gdf.3编译启动Max+plus IICOMPILER菜单，按START开始编译，并显示编译结果，生成.sof,.pof文件，以备硬件下载和编程时调用。同时生成.rpt文件，可详细查看编译结果。如图4.1.6图4.1.64管脚的重新分配、定位：启动Max+plus IIFloorplan Editor 菜单命令，出现如图4.1.7所示的画面：图4.1.7Floorplan Editor 显示该设计项目的管脚分配。这是由软件自动分配的。用户可随意改变管脚分配。管脚编辑过程如下：1）按下，所有输入、输出口都会出现在Unassigned Nodes栏框内。2）用鼠标按住某输入/输出口名称，并拖到下面芯片的某一管脚上，松开鼠标左键，便完成一个管脚的分配。注意：芯片上有一些特定功能管脚，进行管脚编辑时一定要注意。另外，在芯片选择中，如果选Auto，则不允许对管脚进行再分配。5电路板上的连线用开关代表输入（A，B，C），将之与EPF10K10LC84的管脚相连；用LED灯来表示输出F，将之与EPF10K10LC84芯片的管脚相连。6器件下载1） 启动Max+plus IIProgrammer菜单，出现如图4.1.8所示对话框。图4.1.82）按Configure按扭完成下载。说明：为生成.sof文件，前面编译时，要确认没有选中Functional SNF Extractor。如果下载前进行了管脚重新分配，则必须重新编译。附：用硬件描述语言（AHDL）设计3人多数表决电路：（1）、生成设计项目文件。（2）、启动FileNew菜单命令，如图4.1.10：图4.1.10（3）、选择Text Editor file,点击OK：（4）、键入程序如下：（AHDL源程序）SUBDESIGN biao_jue_qi( a，b，c ： INPUT ; f ： OUTPUT;)BEGIN f=a&b#a&c#b&c；END；（5）、存成.tdf文件，然后进行编译即可。其他都与原理图输入相同。实验八 组合逻辑电路的设计一、实验目的：1、 掌握组合逻辑电路的设计方法。2、 掌握组合逻辑电路的静态测试方法。3、 加深FPGA设计的过程，并比较原理图输入和文本输入的优劣。二、实验的硬件要求：1、 输入：按键开关（常高）4个：拨码开关4位。2、 输出：LED灯。3、 主芯片：EPF10K10LC84三、实验内容：1、 设计一个四舍五入判别电路，其输入为8421BCD码，要求当输入大于或等于5时，判别电路输出为1，反之为0。2、 设计四个开关控制一盏灯的逻辑电路，要求合任一开关，灯亮；断任一开关，灯灭。3、 设计一个优先权排队电路，排队顺序为：A=1 最高优先级B=1 次高优先级C=1 最低优先级要求输出时只能有一端为“1”，即只能是优先级较高的输入端所对应的输出端为“1”。四、实验连线：1、 输入信号D3，D2，D1，D0对应的管脚接四个拨码开关。输出信号OUT对应的管脚接LED灯。2、 输入信号K1，K2，K3，K4对应的管脚接四个按键开关。输出信号OUT对应的管脚接LED灯。3、 输入信号A、B、C对应的管脚连三个按键开关。输出信号A-OUT，B-OUT，C-OUT对应的管脚分别连三个LED灯。五、实验原理（只给出电路原理图方式，AHDL源文件由自己编写）1） 实验内容1：其原理图 如图4.2.1图4.2.12）实验内容2：其原理图如图4.2.2图4.2.23）实验内容3：其原理图如图4.2.3图4.2.3输入输出接实验板中的按键开关和LED灯等。六、实验报告要求1对于原理图设计要求有设计过程。2详细论述实验步骤。3写出对于原理图和文本描述（AHDL）这两种设计输入方法的优劣心得。实验九 译码显示电路一、实验目的：了解实验系统中8位七段数码管显示模块的工作原理，设计七段显示译码器和扫描驱动电路模块，以备后面实验调用。二、硬件要求：主芯片：EPF10K10LC84，时钟，八位七段数码显示管，四位拨码开关。三、实验内容：1、用拨码开关产生8421BCD码，用FPGA设计七段显示译码器和扫描驱动电路。然后进行仿真，观察波形。正确后进行设计实现，对器件编程。调节时钟频率，感受“扫描”的过程，并观察字符亮度和显示刷新的效果。2、编一个简单的从0F轮换显示十六进制的电路。四、实验原理：四位拨码开关提供8421BCD码，经译码电路（DELED）后产生七段数码管的字形显示驱动信号（AG）。扫描电路由74161（四位二进制计数器）组成，通过可调时钟输出片选地址SEL2.0。 由SEL2.0和A.G决定了8位数码管中的哪一数码管显示和显示什么字形，SEL2.0变化的快慢决定了扫描频率（CLK）的快慢。其参考电路图如图4.3.1。五实验连线：1输入信号：D3，D2，D1，D0所对应的管脚同四位拨码开关相连；2清零信号RESET 所对应的管脚同按键开关相连；3时钟CLK 所对应的管脚同实验箱上的时钟源相连；4输出信号：代表扫描片选地址信号SEL2，SEL1，SEL0的管脚同四位扫描驱动地址的低3位相连，最高位地址接“0”（也可悬空）；代表7段字码驱动信号A，B，C，D，E，F，G的管脚分别同扫描数码管的段输入a,b,c,d,e,f,g相连。六实验报告：1、 字形编码的种类，即一个7段数码管可产生多少种字符，产生所有字符需多少根被译码信号线？2、 字符显示亮度同扫描频率的关系，且让人眼感觉不出光烁现象的最低扫描频率是多少？图4.3.1附七段显示译码器DELED的AHDL源代码：实验十 计数器及时序电路一、实验目的：1、 了解时序电路的经典设计方法（D触发器和JK触发器和一般逻辑门组成的时序逻辑电路）。2、 了解通用集成同步计数器和集成异步计数器的使用方法。3、 掌握用同步计数器采用清零法和预置法设计任意进制计数器的方法。4、 掌握时序电路和同步计数器加译码电路形成任意编码计数器。5、 了解同步芯片和异步芯片的区别。二、硬件要求：主芯片：EPF10K10LC84，时钟，4位七段数码管。三、实验内容：1、用D触发器设计异步四位二进制加法计数器。2、用JK 触发器设计异步二十进制减法计数器。3、用74LS161两个宏函数连接成八位二进制同步计数器。4、用74LS390两个宏函数连接成八位二十进制异步计数器。5、用74LS161清零和置数法组成六进制和十二进制计数器。6、 分别用D触发器和同步计数器加译码电路的方法构成7进制电路实现如下编码： 0，2，5，3，4，6，1。四、实验原理及连线：实验内容中的6个实验均要通过实验三的“译码显示电路”内容进行显示，具体连线根据每个实验内容的管脚设置和定义，同相应的输入、输出接口功能模块相连。1、 实验内容1的参考图4.4.1；2、 实验内容2的参考图4.4.2；3、 实验内容3的参考图4.4.3；4、 实验内容4的参考图4.4.4；5、 实验内容5的参考图4.4.5；6、 实验内容6的参考图4.4.6；图4.4.1说明：计数时钟频率clk1Hz; 四位D触发器接成异步计数器； AG为显示译码输出,代表数码管的七个段位(a,b,c,d,e,f,g)。 图4.4.1图4.4.2说明基本同上：图4.4.2图4.4.3说明：1) 计数时钟频率CKCNT4Hz，扫描时钟频率CKDSP40Hz;2) 两个74LS161串接成典型的同步计数器；3) SH8_4块完成扫描数据的切换；SEL0，AG说明同前；两位数码管同时顺序显示00FF。图4.4.3图4.4.4图4.4.4说明(基本同前): 两位数码管同时顺序显示十进制0099。 图4.4.5图4.4.5说明：1) 计数时钟频率CKCNT0.5HZ，扫描时钟频率CKDSP40HZ；2) 清零法分别完成05、0B的顺序计数；3) 置位法分别完成39、3F的顺序计数；4) 用八位数码管显示四个计数状态。图4.4.6图4.4.6说明：1) 计数时钟频率CLK0.5HZ，扫描时钟频率CKDSP40HZ；2) 这是按0，2，5，3，4，6，1变化的七进制计数器；图中包括两个独立的实现:一种为异步清零，用74LS161计数器加译码(模块hb1)的方法实现异步清零七进制计数器的设计；另一种为同步清零，用状态机的方法（模块hb3）实现同步清零七进制计数器的设计。两种方法同时显示。实验十一 多波形发生器一、实验目的：了解D/A转换的工作原理，熟悉AD558的使用方法以及FPGA器件的应用。二、硬件要求：1、 主芯片：EPF10K10LC84。2、 模拟功能块AD558。3、 4位七段扫描显示数码管。4、 示波器。5、 拨码开关。三、实验原理：AD558可将输入的数字量（8位）转化成0256V的模拟电压量；用FPGA器件产生了四种循环变化的数据量：1) 1255（8bit）循环加法计数；2) 2550（8bit）循环减法计数；3) 02550（8bit）循环加减法计数；4) 0，20H，40H，60H，80H，A0H，C0H，E0H八进制计数器。将计数器的八位输出接到DAC的八位输入，可以产生四种波形（频率相同）：1) 递增斜波；2) 递减斜波；3) 三角波；4) 递增阶梯波。本实验完全用硬件描述语言实现。其参考源程序t8.tdf SUBDESIGN t8( clk,reset,model1.0: INPUT; daout7.0: OUTPUT;)VARIABLE count7.0,subadd:DFF;- subadd:NODE;BEGIN count.clk=clk;count.clrn=reset;subadd.clk=clk;subadd.clrn=reset; daout=count.q;-sa=subadd.q; CASE model IS WHEN 0 = count.d=count.q+1; WHEN 1 = count.d=count.q-1; WHEN 2 = IF(subadd.q=GND) THEN count.d=count.q+1; IF(count.q = 254) THEN subadd.d=VCC; ELSE subadd.d=GND; END IF; ELSE count.d=count.q-1; IF(count.q count.d=count.q+H20; END CASE;END;四、实验内容，步骤，连线：FPGA芯片将一路时钟分频产生可选模式循环八位二进制计数值Daout7.0,将之接入AD558的D7.0，用示波器来观察DAC的波形输出。EPF10K10LC84：clk接时钟源；model1、model0接拨码开关；reset接按键开关；Daout7.0接DAC的D7.0输入；DAC：/CE、/CS接逻辑“0”电平。五、选作实验：利用EPF10K10LC84器件内部中EAB，设计ROM模块，产生近似正弦波形。实验十二 点阵实验一、实验目的：1、 了解点阵字符的产生和显示原理。2、 了解88点阵LED的工作机理。3、 加强对于总线产生，地址定位的FPGA实现。二、硬件要求：1、 芯片EPF10K10LC84；2、 可变时钟源；3、 88扫描LED点阵；三、实验原理点阵显示模块提供8x8点阵输出。点阵的结构实际上是一组很小的发光二极管，排列紧密而且规则。当点亮其中的一些灯，而熄灭一些灯时，点阵就可以显示图符。8x8的点阵引脚有十八根，其中电源和地线引脚各一根，八根行扫描引脚，八根列扫描引脚。点阵工作时，电源和地线固定连接好，当某一些行扫描和列扫描有信号时，点阵中对应交点上发光二极管被点亮。但是使用这种方法只能使点阵显示一个矩形图符。如果需要显示更为复杂的图符，需要用另外一种方法，既行扫描信号是以固定周期和固定次序循环变化，而列扫描信号在行扫描信号在某一特定值时，给出一组特定的数据。当行扫描信号变化周期比较快时，通过肉眼观察到的图符就是一个完整的。通过这种方法，可以用点阵显示复杂的图符。如果设计成点阵显示图符按某种事先指定的方法变化，则可以显示动画或其它信息。四、实验内容本例要求设计一个可以移动的光点。要求有上、下、左、右四个方向的控制输入信号。当系统复位后，光点出现在一个事先指定的位置上。当四个方向信号有输入时，光点按方向信号指定的方向移动。 本实验在任何时候均只需要点亮一个点阵单元，因此，可以不使用周期扫描方式工作。分析设计要求可以得出，设计中只需要用到两组双向移位寄存器。一组控制行，一组控制列。当两组移位寄存器输出的信号引到点阵后在某一处产生交点时，就点亮该点处的点阵单元。双向移位寄存器的设计方法可以参阅前面时序逻辑电路的设计，在设计中调用子程序的方法在前面的设计中多次用到，本实验重点在于使用点阵的基本方法。五、实验操作Cp为移位时钟脉冲信号，连接到1Hz左右的时钟信号源。Reset为复位信号，连接到按键开关。S为向上控制信号，X为向下控制信号，Z为向左控制信号，Y为向右控制信号，均连接到按键开关。H0-H7为行扫描信号，连接到点阵模块的ROW1-8。L0-L7为列扫描控制信号，连接到点阵模块的COL1-8。六、选作实验： 用点阵显示图符，设计一组轮流显示字符的电路。本实验采用VHDL语言描述如下：LIBRARY ieee;USE ieee.std_logic_1164.ALL;ENTITY test7 ISPORT(cp,reset,s,x,z,y : INSTD_LOGIC;h,l : OUTSTD_LOGIC_VECTOR(7 downto 0);END test7;ARCHITECTURE a OF test7 ISCOMPONENT ywPORT(cp,reset,r,l : INSTD_LOGIC;ds : IN STD_LOGIC_VECTOR(7 downto 0);q : OUTSTD_LOGIC_VECTOR(7 downto 0);END COMPONENT;SIGNAL ds : STD_LOGIC_VECTOR(7 downto 0);BEGINds = 11110111;l1: yw PORT MAP (cp,reset,s,x,ds,h);l2: yw PORT MAP (cp,reset,z,y,ds,l);END a;(五) 数字系统实验（综合）实验十三 数字钟一、设计要求（数字钟的功能）1、具有时、分、秒计数显示功能，以24小时循环计时。2、具有清零，调节小时、分钟功能。3、具有整点报时功能，整点报时的同时LED灯花样显示。二、实验目的：1、 掌握多位计数器相连的设计方法。2、 掌握十进制、六十进制、二十四进制计数器的设计方法。3、 继续巩固多位共阴极扫描显示数码管的驱动及编码。4、 掌握扬声器的驱动。5、 LED 灯的花样显示。6、 掌握FPGA技术的层次化设计方法。三、硬件要求：1、 主芯片 EPF10K10LC84。2、 8个LED灯。3、 扬声器。4、 8位七段扫描共阴极数码显示管。5、 三个按键开关（清零，调小时，调分钟）。四、实验原理：在同一块FPGA芯片EPF10K10LC84上集成了如下电路模块：1、 时钟计数： 秒60进制BCD码计数； 分60进制BCD码计数；时24进制BCD码计数；同时整个计数器有清零，调分，调时功能。在接近整数时间能提供报时信号。2、 有驱动8位七段共阴极扫描数码管的片选驱动信号输出和七段字行译码输出。编码和扫描可参照“实验四”。3、 扬声器在整点时有报时驱动信号产生。4、 LED灯按个人要求在整点时有花样显示信号产生。五、实验内容及步骤：1、 根据电路特点，可在教师指导下用层次设计概念，将此设计任务分成若干模块，规定每一模块的功能和各模块之间的接口。让几个学生分做和调试其中之一，然后再将各模块合起来联试。以培养学生间的合作精神，同时加深层次化设计概念。2、 了解软件的元件管理深层含义，以及模块元件之间的连接概念，对于不同目录下的同一设计，如何熔合。3、 模块说明：各种进制的计数及时钟控制模块；扫描分时显示，译码模块；彩灯，扬声器编码模块；各模块可由AHDL语言编写。图5. 1数字钟的原理图（顶层文件）六、实验连线： 1. 输入接口：1) 代表清零，调