南京理工大学课程考试试卷(学生考试用).pdf

南京理工大学课程考试试卷 学生考试用 南京理工大学课程考试试卷 学生考试用 课程名称课程名称 数字逻辑电路 学分 4 大纲编号 047006 试卷编号 22 考试方式 闭卷 满分分值 100 考试时间 120 分钟 组卷日期 2003 年 6 月 2 日 组卷教师 签字 蒋立平 审定人 签字 学生班级 学生学号 学生姓名 一 填空题 共 25 分 一 填空题 共 25 分 1 10010111 0101 8421BCD 1 2 2 若逻辑函数的反函数F 6 4 3 mCBAF 则其对偶函数 2 mF MCBAF 3 3 逻辑函数 DBCACDADCBAF 的最简与或表达式为 4 4 用四个 D 触发器 F3 F2 F1 F0 F3为高位 构成同步二进制减法计数器 则 D0 5 D3 6 5 若用 PROM 实现两个 8 位二进制数相乘的乘法器 则 PROM 的容量最少应是 7 6 PLD 结构框图有四部分组成 它们是 8 7 和相同容量的静态 RAM 相比 动态 RAM 的存储速度 9 体积 10 成本 11 外围电路 12 8 用反馈复位法实现任意进制计数器主要有两个缺点 一是 13 二是 14 9 TTL 与非门为拉电流负载时 其输入为 15 电平 10 TTL 电路采用推拉式输出结构 其主要优点是 16 和 17 二 二 七题共七题共 75 分 分 二 试用一片双四选一数据选择器 74153 和一个 D 触发器设计一个一位时序全减器 全减器有两个输 入端 A 和 B 分别表示本位被减数和减数 有一个输出端 Z 表示本位结果 电路可在 CP 脉冲 作用下按串行方式进行多位二进制数减法运算 要求写出设计过程 设计中将 A B 作为地址 EN 0 1 2 3 0 1 G 3 0 CP 1D C1 Q MUXMUX Y1 Y2 74153 第 1 页 共 4 页 三 用移位寄存器 74194 设计一个可控计数器 计数器有一个控制端 X 当 X 0 时 电路为一个四位 能自启动的环形计数器 其计数有效循环如下图 a 所示 当 X 1 时 电路为一个能自启动的扭环 形计数器 其计数有效循环如下图 b 所示 要求写出设计过程 设计可加必要的门电路 两循环 圈之间转换允许有过渡状态 Q0Q1Q2Q3 1000 0100 0000 0001 0011 0111 0001 0010 1000 1100 1110 1111 a b 四 用同步二进制加法计数器 74161 逻辑符号及功能表见附录 和一片 3 线 8 线译码器 74138 及与门 电路设计一个模 7 计数器 要求计数器按下列规则计数 要求写出设计过程 3 6 9 0 4 8 12 3 6 9 五 欲显示四个 8421BCD 码 可采用两种电路结构 如下图 A 和图 B 所示 其中图 A 为静态显 示电路 即将四个 BCD 码 A A3A2A1A0 B B3B2B1B0 C C3C2C1C0 D D3D2D1D0 同时送到四 个显示译码器 使四个显示器同时显示 图 B 为动态显示电路 其工作原理是在快速 CP 脉冲的 作用下 通过电路 将四组 BCD 码轮流送到同一个显示译码器 并由电路 产生选通脉冲 使每 一个显示器轮流显示与之对应的输入码字符 即 第一个 CP 脉冲期间 电路 输出 A A3A2A1A0 显示译码器输出对应的字型码并在显示器 A 上显示 第二个 CP 脉冲期间 电路 输出 B B3B2B1B0 显示译码器输出对应的字型码并在显示器 B 上显示 依次轮流循环 由于 CP 脉冲 速度较快 所以图 B 电路的实际效果和图 A 电路相同 请设计图 B 中的电路 和电路 使图 B 电路能正常工作 要求 1 阐明电路设计思想 说明设计过程 2 画出电路图 图中显示器采 用共阴显示器 其中 COM 为公共端 BCD 7 seg 7段显示 译码器 a gA3A2A1A0 8421BCD BCD 7 seg 7段显示 译码器 a g B3B2B1B0 8421BCD BCD 7 seg 7段显示 译码器 a g C3C2C1C0 8421BCD BCD 7 seg 7段显示 译码器 a g D3D2D1D0 8421BCD COM COM COM COM BCD 7 seg 7段显示 译码器 电路 8421BCD 电 路 A3A2A1A0 8421BCD B3B2B1B0 8421BCD C3C2C1C0 8421BCD D3D2D1D0 8421BCD COM COM COM COM CP a g B A A B C D A B C D 第 2 页 共 4 页 六 试分析下图电路的逻辑功能 1 分别写出 B2B1B0为 111 和 101 时逻辑函数 Y 的表达式 表达式写成 Y Q2 Q1 Q0 CP mi CP 的格式 其中 mi为由 Q2 Q1 Q0构成的最小项 2 根据图 b 波形 分别画出 B2B1B0为 111 和 101 时的输出波形 Y111 Y101 计数器初态为 0000 3 说明该电路的逻辑功能 CTRDIV16CTRDIV16 CT 0 M1 M2 G3 G4 C5 2 3 4 RD LD ENT ENP CP CP CP CP 1 5D 1 2 4 8 Q0 Q1 Q2 Q3 1 5D 1 2 4 8 Q0 Q1 Q2 Q3 3CT 15 74161 1 Q0 Q0 Q1 Q0 Q0 Q1 Q0 Q1 Q0 Q1 Q2Q2 B2 B1 B0 B2 B1 B0 1 Y Y CP P2 P1 P0 P2 P1 P0 P2 P1 P0 Y111 Y101 P2 P1 P0 Y111 Y101 a b 七 下列电路图为由 555 定时器构成的施密特触发器 Vi 输入 Vo 输出 1 当 R 为 5k 时 求 VT 2 请在虚线框内加一个阻容结构电路 使电路成为单稳态触发器 并回答下列问题 画图时 555 定时器可画成框图 并标明管脚号 a 试根据所给 Vin 波形 画出 Vi 和 Vo 波形图 要求标明必要参数 b 这种结构的单稳态触发器对触发信号的脉冲宽度有何要求 第 3 页 共 4 页 录 录 附附 CTRDIV16CTRDIV16 CT 0 M1 M2 G3 G4 C5 2 3 4 RD LD ENT ENP CPCP 1 5D 1 2 4 8 Q0 Q1 Q2 Q3 1 5D 1 2 4 8 Q0 Q1 Q2 Q3 3CT 15 74161 SRG4SRG4 1 0 1 2 C4 RD SB CPCP 1 4D Q0 Q1 Q2 Q3 1 4D Q0 Q1 Q2 Q3 74194 SA 0 3 M 3 4D 3 4D 3 4D 3 4D 2 4D 3 4D 3 4D 3 4D 3 4D 2 4D DSR DSL DSR DSL 四位二进制同步加法计数器四位二进制同步加法计数器 74161 功能表功能表 CP 1 1 1 1 0 1 1 1 0 1 1 0 1 同步置数