数字信号 刘培植版答案(第02章).pdf

http cas ipchina org 2 1 第二章逻辑门电路第二章逻辑门电路 习题参考解答 2 1 已知门电路及重复频率为 100MHZ 的输入信号如题图 2 1 所示 试补画出下列两种 情况下的输出信号波形 1 不考虑非门的延迟时间 2 设非门的延迟时间为 PD t 10ns 题图 2 1 解 1 在不考虑逻辑门延迟 pd t的情况下 由于最后级输出与门的两个输入信号均为 i V 故 io VV 即 o V波形与 i V波形相同 2 在考虑逻辑门延迟 pd t的情况下 已知信号的频率为 100MHZ 周期为 10ns 由题 图 2 1 a 可设信号为对称方波 则正脉冲宽度为 w t 5ns 由于 w t pd t 因此逻辑门还未完成 对输入信号的响应而产生输出 输入脉冲就已经结束 所以逻辑门不能响应输入信 输出信 号 o V保持在高电平或低电平不变 2 2 由 CMOS 门组成的电路如题图 2 2 所示 已知 DD V 5V OH V 3 5 OL V O 5 门的驱动能力 Iomax 4mA 问某人根据给定电路写出的输出表达式是否正确 a CDABF 1 b CDABF 2 c CDABF 3 题图 2 2 解 此类题目要检查两个问题 一是驱动能力能否满足要求 二是逻辑关系是否正确 a 首先检查输出 F1为高电平时输出电流是否超过了门的驱动能力mA4 omax I 设 http cas ipchina org 2 2 输出的高电平V5 3 oH V 则mA17 1 L oH R V Io omaxo II 故负载 L R可保持 o V的 高电平其次 由于 L R为接地负载 当 F1输出低电平 oL VVo 时 mA4 omaxo II 故 F3的输出电平将会高于 oL V的上限 电路不能实现CDABF 3 2 3 CMOS 门电路如题图 2 3 所示 分析此电路所完成的逻辑功能 题图 2 3 http cas ipchina org 2 3 解 该电路是一个 CMOS 三输入与非门 逻辑功能为ABCF 2 4 两个逻辑门电路如题图 2 4 所示 针对下面两种情况 分别讨论它们的输出各是什 么 1 两个电路均为 CMOS 电路 输出高电平 5V 输出低电平 0V 2 两个电路均为 TTL 电路 输出高电平 3 6V 输出低电平 0 3V 门电路的开门电阻 为 2k 关门电阻为 0 8k 题图 2 4 解 1 CMOS 门电路的输入端接两个 MOS 管的栅极 输入电阻很高 栅极几乎没有 电流流过 因此输入端接对地电阻是可认为是低电平 与 TTL 门电路不同 CMOS 电路的 不用的输入端一般是不允许悬空的 若输入端悬空 稍微有外来干扰就会造成输入端电平的 变化 使输出不稳定 在题图 2 4 所示的两个逻辑门电路中 输入端 B 均接低电平 故AF 1 1 2 F 因 此可以断定 F2输出高电平 5V 2 由于 TTL 门电路的开门电阻为 2k 关门电阻为 0 8k 输入端悬空相当于接高电 平 因此图 a 中输入端 AB 10 图 b 中输入端 AB 11 F1和 F2均输出低电平 0 3V 2 5 求题图 2 5 所示电路的输出逻辑表达式 题图 2 5 解 EDBCABEDBCABF http cas ipchina org 2 4 2 6 CMOS 门电路如题图 2 6 所示 试写出各门的输出逻辑 题图 2 6 解 图 a 为 CMOS 与非门 101 1 o V 图 b 为 CMOS 或非门 010 2 o V 图 d 为 CMOS 与或非门 00011 3 o V 2 7 在 STTL 集成电路中 采取了哪些措施来提高电路的开关速度 解 以题图 2 7 所示的 74STTL 系列与非门为例 提高开关速度的主要措施有 1 输入 级采用多发射极晶体管 加快了晶体管 T2存储电荷的消散 当输入全部为高电平时 T2和 T5处于深度饱和状态 其基区存储大量的超量电荷 若某一输入端 例如 A 端 突然变为低电 平 Ib1转而流向发射极 A 输入端 即为 T1的正向基流 在这一瞬间 由于晶体管的放大作 用应该有一个很大的集电极电流 充当 T2管的反相基流 使 T2管迅速截止 2 采用推拉 图 腾 输出电路可以加速 T5管存储电荷的消散过程 在输入全为高电平时 T5饱和 T4截止 当输入突然变为低时 某一瞬间 T4和 T5同时导通 迅速带走 T5的存储电荷 使 T5迅速截 止 另外 采用推拉输出 无论输出高电平还是低电平 输出电阻都很低 改善输出波形的 边沿特性 3 电路中加入肖特基二极管来限制晶体管的饱和深度 晶体管的开关速度受存 储时间的影响很大 而存储时间则直接决定于管子的饱和深度 用肖特基二极管接于三极管 的基极和集电极之间 降低了三极管的饱和深度 减小了存储时间 4 采用有源泄放回路 提高电路开关速度 改善电压传输特性 增设了 T6 R3 R6部分 当输入从低电平突变到 高电平时 由于 T6的基极是通过电阻 R3接 T2的发射极 因此在导通的瞬间 T2发射极电 流几乎全部流入 T5的基极 缩短 T5的导通延迟 当 T6导通后 又为 T5基极分流 减轻 T5 管的饱和深度 当输入突然跳变到低电平时 T2首先截止 T6为 T5基区存储电荷提供有源 泄放通路 加快 T5的截止过程 http cas ipchina org 2 5 题图 2 7 74STTL 系列与非门 2 8 CMOS 与或非门不使用的输入端应如何连接 解 CMOS 不使用的输入端不能悬空 对于 CMOS 与或非门 不使用的输入端可以直 接并联或者接高电平 2 9 两个 TTL 门电路 G1和 G2 测得它们的输出高电平和低电平都相同 但它们的输入 电平却不一样 G1门电路的 maxLi V 0 9V minHi V 1 8V G2门电路的 maxLi V 1 1V minHi V 1 5V 试问这两个门中哪一个门的性能较好 为什么 解 当这两类门各自级联使用时 由于 G1 G2门输出的高电平 低电平 相等 可知 G2 门的噪声容限较 G1门的大 故 G2门在工作时抗输入噪声的能力较 G1门好 2 10 已知 TTL 三态门电路及控制信号 C1 C2的波形如题图 2 7 所示 试分析电路能否 正常工作 题图 2 7 解 两个 TTL 三态门的输出端直接相连 为保证电路正常工作 在任一时刻只能有一 个门处于工作状态 另一个门的输出呈高阻 由于两个三态门的使能控制端 C1 C2都是高 电平有效 因此 C1 C2应该是一对互补信号 题图 2 7 a 所示的控制信号波形显然不满足 互补的原则 因此电路不能正常工作 2 11 作出题图 2 8 所示电路的真值表 写出逻辑表达式 a b http cas ipchina org 2 6 题图 2 8 解 a 该电路由 N 沟道增强型 MOS 管构成 真值表如下所示 A B C D F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 将真值表转换为卡诺图 化简得DCBAF 另外 直接对电路进行分析也能得出同样得结论 我们考察 F 何时输出为 1 从图 a 可以看出 当 A 0 时 或者 ABCD 1000 时 输出 F 1 因此DCBADCBAAF b 该电路由 N 沟道增强型 MOS 管构成 真值表如下所示 ABCD F G 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 http cas ipchina org 2 7 将真值表转换为卡诺图 化简得DBDAF ABCG 类似的 直接对电路进 行分析也能得出同样得结论 2 12 分析题图 2 9 所示各 CMOS 门电路 哪些能正常工作 哪些不能 写出能