[高等教育]数字电子技术第六章 计数器.ppt

三 任意进制计数器的构成方法 用已有的N进制芯片 组成M进制计数器 是常用的方法 选取N进制计数器中的M个状态 构成一个有效循环 即 构成一个M进制计数器 思路 在顺序计数过程中 跳越 N M 个状态 其设计方法有 置零法 置 0 法 和置数法 置零法 置数法 清零法 利用RD端 高电平有效OR低电平有效 a 异步置 0 法 b 同步置 0 1 反馈状态 构成M进制计数器 有两种 a 异步置 0 法 用M来写 b 同步置 0 法 用M 1来写 1 N M 74160的功能表 74163为同步置0方式 例试用74163用清0法 设计M 6的计数器 解 74163为同步置0方式 起跳状态为S5 即 0101 2 电路图如下所示 1 同步置零法 异步置零法 例 将十进制的74160接成六进制计数器 2 异步置零法 可靠置 0 电路 置数法 利用置数控制端 并行输入数据 用预置数法构成M的计数器时 通常采用置最小数法 利用MSI计数器的进位输出端QCC作为预置控制信号接置数端上 1 置最小数 同步预置 异步预置 置最小数法 进位保留 74161为同步预置例试用74161用置最小数法实现M 12的计数器 预置零法 进位不保留 例试用74161用预置零数法实现M 6的计数器 跳过状态 起跳状态 解最小数 N M 16 12 4 解反馈状态M 1 5 1 置最小数 2 置最大数 不常用 预置数为计数器的工作循环中的最大值的预置法称为置最大数法 同步 利用数M 2预置 异步 利用数M 1预置 置最大数法例用74161用置最大数法实现M 12的计数器 跳过状态 起跳状态 时 可使LD成为死循环的原因是 解起跳状态M 2 10 74161为同步预置 例74LS161采用反馈预置法组成十进制计数器 预置法 同步预置 作业74LS161采用反馈用清 0 法组成十进制计数器 注意161是用同步还是异步清 0 异步清0法 虚线构成的循环用 10 6 置9 实线构成的循环 用5置 0 a 置入0000 b 置入1001 160为同步置数 模为6的计数器 2 置数法 当所要求设计的计数器的模值M超过原MSI计数器的模值N时 1 应首先把多个计数器级联 2 然后将级联后的计数器采用整体清零或置数的方式构成M进制的计数器 2 N M 计数器级联的基本方法有两种 同步级联和异步级联 M可分解 M N1 N2 先用前面的方法分别接成N1和N2两个计数器 M不可分解 1 采用整体置零和整体置数法 2 先用两片接成M M的计数器3 然后再采用置零或置数的方法 a 并行进位方式 用同一个CLK 低位片的进位输出作为高位片的计数控制信号 如74160的EP和ET b 串行进位方式 低位片的进位输出作为高位片的CLK 两片始终同时处于计数状态 级联方式 N1和N2间的连接有两种方式 异步级联 串行进位方式 同步级联 并行进位方式 M 100 M 100 同步 例 用两片74160接成一百进制计数器 并行进位法 串行进位法 为何用非门 例 试用两片74LS160构成百进制计数器 2 连接方式与特点 1 异步CP方式 低位的进位信号是高位的时钟 2 两片的EP ET恒为1 都处于计数状态 3 进制M M 10 10 100 高位的C端是此计数器的进位输出端 进位信号为Y 1 高位 低位各自能输出10个稳定状态 1 连接线路 为何用非门 例两片之间用非门连接的原理 74LS160是CP 作用的计数器 若片间连接不用非门 则 第9个CP过后 电路输出 1 1001 出错 若用非门连接 则正常输出 例 电路如图 试分析电路为几进制计数器 两片之间是几进制 解 1 连接方式与特点 异步CP方式 1 片Y 端的进位信号是 2 片的时钟 1 片是10进制 当两片计数到0001 0010状态时 电路整体清零 Y端是此计数器的进位输出端 进位信号为Y 0 即 两片之间是10进制 0001 0010 M 10 2 12 M可分解 M N1 N2 161为同步预置数 举例 用两片74161设计一个M 56的计数器 解 用预置 0 法 M N1 N2 8 7 56即 N1 8 N2 7 M不可分解采用整体置零和整体置数法 先用两片接成M M的计数器然后再采用置零或置数的方法 例 用74160接成二十九进制 整体置零 异步 例 用74160接成二十九进制 BCD码 用两片CT74LS161级联成16 16进制同步加法计数器 低位片 高位片 在计到1111以前 CO1 0 高位片保持原状态不变 在计到1111时 CO1 1 高位片在下一个CP加一 再用脉冲反馈法 例 用两片74LS161级联成五十进制计数器 0010 0011 十进制数50对应的二进制数为00110010 模60计数器逻辑图 a 大模分解法 b 整体置0法 c OC整体置数法 例试用74LS290用置0法设计M 7的计数器 先构成8421BCD码的10进制计数器 CP1与Q0连接再用脉冲反馈法 令R0B Q2Q1Q0实现 当计数器出现0111状态时 计数器迅速复位到0000状态 然后又开始从0000状态计数 从而实现0000 0110七进制计数 74LS290为异步置0方式 两片74LS90按异步级联方式组成的10 10 100进制计数器 100进制计数器 例 利用两片74LS290构成23进制加法计数器 先将两片接成8421BCD码十进制的CT74LS290级联组成10 10 100进制异步加法计数器 再将状态 00100011 通过反馈与门输出至异步置0端 从而实现23进制计数器 四 移位寄存器型计数器1 环形计数器 Q0Q1Q2Q3 CP 状态转移路线 有效循环 无效循环 无自启动特性的环型计数器 如何让其能自启动 典型移位计数器 有自启动特性的环型计数器 特点 每个时钟周期只有一个输出端为1 或0 不需译码电路 具有自启动特性 消除了无效循环 2 扭环形计数器 2 扭环形计数器 D0 Q3 序列信号发生器的设计 反馈移位型序列信号发生器 计数型序列码发生器 根据序列信号长度M 确定移存器位数n 确定移存器的M个独立状态 根据M个状态列出移存器的状态表和反馈函数表 求出反馈函数F DIR或DIL 检查自启动性能 画逻辑图 根据序列信号长度M 设计模M计数器 状态自定 按计数器的状态转移关系和序列码的要求设计组合输出网络 反馈函数表 DIR 反馈移位型序列信号发生器 例 设计一个产生100111序列的反馈移位型序列信号发生器 解 确定移存器位数n 因M 6 故n 3 确定移存器的6个独立状态1001 0011 0111 1111 1110 1100 列移存器的状态表和反馈函数表 求出反馈函数 检查自启动性能 画逻辑电路 采用3个状态时 现态 111 有两个次态 不可能 所以采用4个状态 DIR的K图和移存器状态图 DIR 修正后的DIR的K图和移存器状态图 DIR 1 反馈网络采用SSI门 2 反馈网络采用MSI器件 例 用一片74LS194 一片3 8译码器和与非门 设计一个能同时产生两组序列码的双序列码发器 要求两组代码分别是 Z1 110101 Z2 010110 解 用74LS194设计一个能自启动的模6扭环计数器 列出组合输出电路的真值表 模6计数器 计数型序列码发生器 用一片3 8译码器和与非门实现组合输出网络 画出逻辑电路 逻辑电路 作业 用一片74LS194 一片双4选一选择器和适当门实现上例 例计数器 译码器 顺序节拍脉冲发生器 控制138输出