Soc的片上总线技术.doc

SoC的片上总线技术SoC (System - on - Chip)设计技术始于20世纪90年代中期,随着半导体工艺技术的发展,IC设计者能够将愈来愈复杂的功能集成到单硅片上, SoC正是在集成电路( IC)向集成系统( IS)转变的大方向下产生的。SoC的最大好处之一就是可以通过预先设计好的，称为“IP核”的功能模块来节省设计成本，整个过程就像利用面向对象的编程语言开发程序一样，可以大量的实现复用，简化了开发过程提高了工作效率。可以明显的看出IP核作为SoC的设计核心，其本质特征就是重用。既然存在可重用性那么也带来了另一个问题，就是怎样有效地将这些IP核集成到一个系统中，或者更确切的说也就是确定IP核之间的通信机制。随着以IP核为基础的复用技术的发展，工业界核研究组织纷纷积极从事相关标准方案的制定工作，从目前的研究和发展看，影响力较大的一共有三种方案，分别是IBM公司的CoreConnect、ARM公司的AMBA和Silicore Corp公司的Wishbone。下面对三种总线标准进行一些详细的介绍。CoreConnect总线标准是由IBM公司提出的，因其在性能和效率方面的突出优势而成为行业内的标准总线之一。CoreConnect拥有一套完整的技术文档，在技术上可行性较强。同时IBM韩提供三种基本类型连接功能块：处理器内部总线PLB、片上外围总线OPB和设备控制总线DCR。CoreConnect总线的逻辑结构如图1所示，它清楚地定义了所有的系统构成部件以及它们是如何连接的。下面分别具体介绍PLB、DCR和OPB的主要技术特征。PLB标准是为总线传输的主要发出者和接受者之间提供高带宽、低延迟的连接。其主要特征为：高性能处理器内部总线； 交叠的读和写功能（最快每周期两次传输）； 支持分段传输； 地址流水（减少延迟）； 读和写分开； 3264位数据总线； 32位地址空间； 支持1664字节突发传输模式； 支持字节使能（非对准和3字节传输）； 支持仲裁、REQ、GNT和LOCK； 延迟和隐藏仲裁（减少延迟）； 4级仲裁优先权； 特殊DMA（Direct Memory Access）模式，如快速的从内存到内存； 地址和数据状态扼制（Address and data phase throttling）； 延迟计数器（保证保持延迟到预想的程度）。OPB标准为连接具有不同的总线宽度及时序要求的外设和内存提供了一条途径，并尽量减小对PLB性能的影响。其主要特性如下： 片上外围总线； 多个主设备； 32位地址空间； 读和写数据总线分开； 832位数据总线； 动态总线宽度； 支持重试模式（如果主设备要求的从设备忙，主设备隔一段时间再次请求）； 支持突发（burst）传输模式； 支持DMA； 设备可以是内存映射（支持DMA）； 检测总线超时功能（在仲裁器中）； 支持仲裁、REQ、GNT和LOCK。DCR是用来规范CPU通用寄存器设备，控制寄存器之间传输数据。DCR总线在内存地址映射中取消了配置寄存器，减少取操作，增加处理器内部总线的带宽。其主要特征如下： 10位地址总线； 32位数据总线； 同步和异步的传输； 分布式结构。CoreConnect的优点是CoreConnect协议规范采用多级总线方式，将慢速设备与高速设备分离，避免形成瓶颈。同时只要得到IBM公司的授权即可免费使用，IBM公司提供完整的测试开发包，以支持快速开发和验证。CoreConnect的缺点就是本身的复杂性，相对于简单的嵌入式应用，主要关注的不是性能，CoreConnect提供的很多特性根本无法用到，反而成为系统的负担。AMBA总线规范是ARM公司设计的一种应用于嵌入式的系统的总线标准，他独立于处理器和制造工艺技术，增强了各种应用中的外设和系统红单元的可重用性。AMBA总线规范是一个标准的开放协议，可以直接免费从ARM公司获取。AMBA总线规范定义了三种可以组合使用的不同类型总线分别是：AHB、ASB和APB。AHB适用于高性能和高时钟频率的系统模块。他作为高性能系统的骨干总线，主要用于连接高性能的高吞吐率的设备之间连接，如CPU、派上存储器、DMA设备和DSP或其他协处理器等等。其主要特性如下： 支持多个总线主设备控制器； 支持猝发、分裂、流水等数据传输方式； 单周期总线主设备控制权转换； 32128位数据总线宽度； 具有访问保护机制，以区分特权模式和非特权模式访问，指令和数据读取等； 数据促发传输最大为16段； 地址空间32位； 支持字节、半字和字传输。ASB适用于高性能的系统模块。再不必要使用AHB的告诉特性的场合，可选择ASB作为系统总线，他同样支持处理器、片上存储器和片外存储器接口与低功耗外部宏单元之间的连接。其主要特征与AHB类似，主要不同点是它数据宽度要小一些,它支持的典型数据宽度为8位、16位、32位。它的主要特征如下： 数据突发传送； 多总线主设备； 内部有三态实现。APB是本地二级总线通过桥和AHB/ASB相连。它主要是为了满足不需要高性能流水线接口或不需要高带宽接口的设备的互连。APB的总线信号经改进后全和时钟上升沿相关,这种改进的主要优点如下： 更易达到高频率的操作； 性能和时钟的占空比无关； STA 单时钟沿简化了； 无需对自动插入测试链作特别考虑； 更易与基于周期的仿真器集成。AMBA 总线规范的优点是拥有众多第三方支持者，此规范被ARM公司90%以上的合作伙伴采用，已成为嵌入式技术中广泛支持的现有互连标准之一。AMBA的缺点：目前还没有明确的办法将设备与AHB和ASP总线集成，APB桥似乎不但不会提供任何好处，反而会限制连接在上面的高性能总线。Wishbone总线是Silicore公司推出的片上总线协议。它结构简单、灵活，同时他又是开源的，完全公开、完全免费！因此获得了众多的支持者。图3是Wishbone的总线的逻辑结构图：Wishbone总线规范的主要特征如下： 所有应用使用一个总线体系结构； 简单、紧凑的体系结构； 支持多控制器； 64位地址空间； 864位数据总线（可扩展）； 单周期读和写； RMW（READ-MODIFY-WRITE）周期； 事件周期； 支持重试； 支持内存映射，FIFO（FISRT IN FIRST OUT）和十字互连接口； 提供为较慢设备使用而扼制数据流的机制； 使用者定义标志为，确定数据传输类型； 由终端用户定义仲裁方式。Wishbone总线规范采用握手协议，这种机制下MASTER和SLAVE均可控制数据传输速率。Wishbone总线有四种将MASTER和SLAVE连接在一起的方式，分别为点对点、数据流、共享总线和十字互联。Wishbone之定义了一种高速总线，在需要高低速总线混合使用时，规范提供了两种接口，这样大大的简化了设计。上述三种总线凭借其强大的优势占据了大部分的SoC总线市场，他们的优势都非常明显，但同样也都存在着缺点。三种总线技术中的Wishbone总线技术以其简单、灵活、完全公开、