《硬件结构》PPT课件.ppt

第二章DSP硬件结构 2 1DSP的通用硬件结构2 2C5000的CPU2 3C5509的片内资源2 4C5509的引脚及功能2 5硬件设计 2 1DSP的通用硬件结构 DSP的硬件结构 大体上与通用的微处理器相类似 由CPU 存储器 总线 外设 接口 时钟等部分组成 但又有其鲜明的特点 1 冯 诺伊曼 VonNeuman 结构 该结构采用单存储空间 即程序指令和数据共用一个存储空间 使用单一的地址和数据总线 取指令和取操作数都是通过一条总线分时进行 如图 a 所示 当进行高速运算时 不但不能同时进行取指令和取操作数 而且还会造成数据传输通道的瓶颈现象 其工作速度较慢 1VonNeuman结构与Harvard结构 2 哈佛 Harvard 结构和改进的哈佛结构 哈佛 Harvardarchitecture 结构采用双存储空间 程序存储器和数据存储器分开 大大地提高了数据处理能力和指令的执行速度 非常适合于实时的数字信号处理 如图 b 所示 为了进一步提高信号处理效率 在哈佛结构的基础上又加以改进 使程序存储器和数据存储器之间也可以进行数据的传送 称为改进的哈佛结构 modifiedHarvardarchitecture 如图 c 所示 2流水操作 pipeline 计算机执行一条指令总要经过取指 译码 取数 执行运算等步骤 需要若干个指令周期才能完成 流水线技术是将各指令的各个步骤重叠起来执行 即第一条指令取指后 在译码时 第二条指令就取指 第一条指令取数时 第二条指令译码 而第三条指令就开始取指 如下图所示 3独立的硬件乘法器 在卷积 数字滤波 FFT 相关 矩阵运算等算法中 都有 A k B n k 一类的运算 大量重复乘法和累加通用计算机的乘法用软件实现 用若干个机器周期 DSP有硬件乘法器 用MAC指令 取数 乘法 累加 在单周期内完成 4独立的DMA总线和控制器 有一组或多组独立的DMA总线 与CPU的程序 数据总线并行工作 在不影响CPU工作的条件下 DMA速度目前已达800Mbyte s 5CPU 通用微处理器的CPU由ALU和CU组成 其算术运算和逻辑运算通过软件来实现 如加法需要10个机器周期 乘法是一系列的移位和加法 需要数十个机器周期 DSP的CPU设置硬件乘法器 可以在单周期内完成乘法和累加 6移位 通用微处理器的移位 每调用一次移位指令移动1 bitDSP可以在一个机器周期内左移或右移多个bit 可以用来对数字定标 使之放大或缩小 以保证精度和防止溢出 还可以用来作定点数和浮点数之间的转换 7溢出 通用CPU中 溢出发生后 设置溢出标志 不带符号位时回绕 带符号位时反相 带来很大的误差DSP把移位输出的最高位 MSB 存放在一个位检测状态寄存器中 检测到MSB 1时 就通知下一次会发生溢出 可以采取措施防止 8数据地址发生器 DAG 在通用CPU中 数据地址的产生和数据的处理都由ALU来完成在DSP中 设置了专门的数据地址发生器 实际上是专门的ALU 来产生所需要的数据地址 节省公共ALU的时间 9外设 peripherals 时钟发生器 振荡器与PLL 定时器 Timer 软件可编程等待状态发生器通用I O同步串口 SSP 与异步串口 ASP JTAG扫描逻辑电路 IEEE1149 1标准 便于对DSP作片上的在线仿真和多DSP条件下的调试 JTAG JointTestActionGroup JTAG接口需要与IEEE1149 1标准给出的JTAG仿真器上给出的引脚一致 TI公司14脚JTAG仿真器的引脚如图所示 1 3 5 2 7 9 11 13 6 4 8 10 12 14 TMS TDO TCK RET TCK EMU0 TRST GND nopin key GND GND GND EMU1 TDI PD VCC 图14脚仿真器引脚图 EMU0 EMU1 TRST TDI TMS TCK RET TCK TDO TDI TMS TRST EMU1 EMU0 PD TCK TDO GND GND GND GND GND DSP 仿真器 VCC 13 2 1 3 7 11 9 14 VCC GND 4 6 5 8 10 12 DSP与JTAG仿真器连接图 6in或更短 EMU0 EMU1 TRST TDI TMS TCK RET TCK TDO TDI TMS TRST EMU1 EMU0 PD TCK TDO GND GND GND GND GND DSP 仿真器 VCC 13 2 1 3 7 11 9 14 VCC GND 4 6 5 8 10 12 DSP与JTAG仿真器连接图2 大于6in 2 2C5000的CPU TMS320C54xx的内部硬件框图 程序总线 PB 传送从程序存储器来的指令代码和立即数 三组数据总线 CB DB和EB 连接各种元器件 如CPU 数据地址产生逻辑 程序地址产生逻辑 片内外设和数据存储器 CB和DB总线传送从数据存储器读出的操作数 EB总线传送写入到存储器中的数据 四组地址总线 PAB CAB DAB和EAB 传送执行指令所需要的地址 C54x的总线结构 八组16 bit总线 1乘法器 加法器单元 乘法器 加法器与一个40 bit的累加器在一个单指令周期里完成17x17 bit的二进制补码运算 乘法器 加法器单元由以下部分组成 乘法器 加法器 带符号 无符号输入控制 小数控制 零检测器 舍入器 二进制补码 溢出 饱和逻辑和暂存器 TREG 乘法器有两个输入 一个是从TREG 数据存储器操作数 或一个累加器中选择 另一个则从程序存储器 数据存储器 一个累加器或立即数中选择 另外 乘法器和ALU在一个指令周期里共同执行乘 累加 MAC 运算且并行ALU运算 这个功能可用来确定欧几里德距离 以及完成复杂的DSP算法所需要的LMS滤波 2 C54x的算术逻辑单元 ALU C54x LC54x使用40 bit的算术逻辑单元 ALU 和两个40 bit的累加器 ACCA和ACCB 来完成二进制补码的算术运算 同时ALU也能完成布尔运算 ALU可使用以下输入 16 bit的立数 从数据存储器读出的16 bit字 暂存器T中的16 bit值 从数据存储器读出的两个16 bit字 从数据存储器读出的一个32 bit字 从其中一个累加器输出的40 bit值 ALU能起两个16 bitALUs的作用 且在状态寄存器ST1中的C16位置1时 可同时完成两个16 bit运算 ALU框图 3累加器 累加器ACCA和ACCB存放从ALU或乘法器 加法器单元输出的数据 累加器也能输出到ALU或乘法器 加法器中 ACCA 39 3231 1615 0 39 3231 1615 0 ACCB 4桶形移位器 C54x的桶形移位器有一个与累加器或数据存储器 CB DB 相连接的40 bit输入 和一个与ALU或数据存储器 EB 相连接的40 bit输出 桶形移位器能把输入的数据进行0到31bits的左移和0到16bits的右移 所移的位数由ST1中的移位数域 ASM 或被指定作为移位数寄存器的暂存器 TREG 决定 比较 选择和存储单元 CSSU 完成累加器的高位字和低位字之间的最大值比较 即选择累加器中较大的字并存储在数据存储器中 不改变状态寄存器ST0中的测试 控制位和传送寄存器 TRN 的值 同时 CSSU利用优化的片内硬件促进Viterbi型蝶形运算 5比较 选择和存储单元 CSSU 指数编码器用于支持单周期指令EXP的专用硬件 在EXP指令中 累加器中的指数值能以二进制补码的形式存储在T寄存器中 范围为bit 8至31 指数值定义为前面的冗余位数减8的差值 即累加器中为消除非有效符号位所需移动的位数 当累加器中的值超过了32bits 该操作将产生负值 6指数编码器 7CPU状态和控制寄存器 C54x有三个状态和控制寄存器 它们分别为 状态寄存器ST0 状态寄存器ST1和处理器方式状态寄存器PMST ST0和ST1包括了各种条件和方式的状态 PMST包括了存储器配置状态和控制信息 ST0ST1PMST 2 3C55xx的片内资源 TMS320C55x数字信号处理器是在C54x的基础上发展起来的新一代低功耗 高性能数字信号处理器 其软件具有C54兼容模式 极大地节省了C54x向C55x的转化时间 C55x采用了新的半导体工艺 其工作时钟大大超过了C54x系列处理器 CPU内部通过增加功能单元增强了DSP的运算能力 与C54x相比具有更高的性能和更低的功耗 这些特点使之在无线通信 便携式个人数字系统及高效率的多通道数字压缩语音电话系统中得到广泛应用 2 3 1TMS320C55xx的体系结构 C55xDSP最大的特点 节能300MHz 时钟频率 主频 的C55x和120MHz的C54x相比 性能提高5倍 而功耗则降到1 6 C55x的内核电压降到1v 而功耗降到0 05mW MIPS C55x包含了两个MAC 乘法单元 单元以及4个40位的乘法器 能够在单周期内作两个17x17位的MAC运算 TMS320C55xx功能框图 C55x有12条独立的总线 程序地址总线 PAB 1组 24位程序数据总线 PB 1组 32位数据读地址总线 BAB CAB DAB 3组 24位数据读总线 BB CB DB 3组 16位数据写地址总线 EAB FAB 2组 24位数据写总线 EB FB 2组 16位 C55x发展采用了1 6B的可变字节宽度指令 提高了代码密度 C55x增加了一个16位的算术逻辑单元和4个数据寄存器 3个24位辅助寄存器逻辑单元 2 3 2TMS320C55x的内部结构框架 由3个主要部分组成 1 CPU2 片内外设3 存储空间 CPU由4个功能单元构成 指令缓冲单元 IU 程序流单元 PU 地址 数据流单元 AU 数据运算单元 DU 1 TMS320C55x中央处理单元 存储器接口单元 M 指令缓冲单元 IU 指令缓冲单元收到程序代码 将其放入指令缓冲器 并对指令进行解码 然后将数据传送到P A D单元执行指令 程序流单元 PU 程序流单元分配所有程序空间所有占有的地址 它也控制指令集的顺序 地址 数据流单元 AU 地址 数据流单元包括所有用来产生数据地址空间和I O地址空间的逻辑和寄存器 它还包括具有计算 逻辑运算 移位和填位操作的算术逻辑单元 数据计算单元 DU 地址计算单元包括了CPU的主要计算单元 移位器 数据计算单元的计算逻辑单元 双乘法累加单元 数据计算单元寄存器 CPU寄存器 3 1寄存器总表 2 存储空间C55x包括了统一的存储空间和I O空间 片内存储空间共有352KB外部存储空间共有16MBI O空间的字地址为16位宽 能访问64KB地址 MemoryThe5509supportsaunifiedmemorymap programanddataaccessesaremadetothesamephysicalspace Thetotalon chipmemoryis320Kbytes 128K16 bitwordsofRAMand32K16 bitwordsofROM On ChipSingle AccessRAM SARAM Theone wait stateROMislocatedatthebyteaddressrangeFF0000h FFFFFFh TheROMiscomposedofoneblockof32Kbytesandtwo16K byteblocks foratotalof64KbytesofROM TheROMaddressspacecanbemappedbysoftwaretotheexternalmemoryortotheinternalROM The16KROMblocksatFFC000toFFFFFFcanbeconfiguredassecureROM On ChipRead OnlyMemory ROM On ChipRead OnlyMemory ROM MemoryMap MemoryMap C5509A的内存组织 DSP的地址编码 C55x的内存组织 1 RAM 600000 外部扩展存储空间 CE3 C00000 16K异步存储器4M同步存储器 未用 400400 保留 400208 串口寄存器组 400200 保留 400004 评估板寄存器组 400000 外部扩展存储空间 CE2 800000 16K异步存储器4M同步存储器 512K 16位Flash 或2M 16SDRAM 分页访问 200000 外部扩展存储空间 CE1 400000 16K异步存储器4M同步存储器 2M 16SDRAM 002000 外部扩展存储空间 CE0 040000 16K异步存储器4M 256K同步存储器 008000 SARAM 010000 192K 004000 DARAM 008000 32K DARAM HPI访问 0000C0 32K 192 存储器映射寄存器 MMR 保留 000000 192 片外扩展 字地址 存储器块 字节地址 块大小字节 C55x的内存组织 2 ROM FFFFFF 外部扩展存储空间 CE3 当MPNMC 1时有效 SROM当MPNMC 0SROM 0时有效 FFC000 16K 外部扩展存储空间 CE3 当MPNMC 1时有效 ROM当MPNMC 0时有效 FF8000 16K 外部扩展存储空间 CE3 当MPNMC 1时有效 ROM当MPNMC 0时有效 FF0000 32K 两个20位的定时器 6通道直接存储器存取控制器 DMA DMA控制器在不需要CPU干预的情况下可以提供6路独立的通道用于数据传输 并且可达每周期两个16位数据的吞吐量 外部一个看门狗定时器 存储器接口 EMIF 它提供与异步存储器如EPROM SRAM及高密度存储器如同步DRAM的无缝连接 三个串口支持最多三个多通道缓冲串口 McBSP 或最多两个多媒体 安全数字卡接口 三个全双工多通道缓冲串口 McBSP 提供了与各种工业级串行设备的无缝接口 其多通道通信最多可以实现128个独立通道 增强型主机接口 EHPI 是一个16位的并行接口 主机能够提供HPI接口访问5509A上的32KB片上存储器 可编程锁相环 DPLL 时钟发生器 USB全速 12Mbps 从端口 I2C主从接口 一个实时时钟 3 片内外设 DSP的发展 更高的运行速度和信号处理速度多DSP协同工作更方便的开发环境大量专用DSP的出现 DSP核 更低的价格 或更高的性能 价格比更广泛的应用 1 请详细描述冯 诺曼结构和哈佛结构 并比较它们的不同 2 比较C54x芯片 说明C55x系列的DSP是如何降低功耗 Homework 4VC5509A的引脚功能 TMS320VC5509APGE采用塑料四方扁平封装形式 LQFP 共有144个引脚 按其功能可分为并行总线引脚 中断和复位引脚 位输入 输出信号引脚 I2C引脚 多通道缓冲串口信号引脚 USB引脚 A D引脚 测试引脚和电源引脚等几部分 1 并行总线引脚 并行总线A13 A0直接与外部引脚相连 这14个引脚可以完成以下三个功能 HPI地址总线 HPI HA 13 0 EMIF地址总线 EMIF A 13 0 或通用输入 输出 GPIO A 13 0 这三个功能可以通过外部总线选择寄存器 EBSR 中的并行端口模式字段来设置 这些引脚的初始状态由GPIO0引脚决定 并行双向数据总线D31 D0可以完成两个功能 EMIF数据总线 EMIF D 15 0 或HPI数据总线 HPI HD 15 0 同样 这两个功能可以通过外部总线选择寄存器中的并行端口模式位域来设置 这些引脚的初始状态由GPIO0引脚决定 2 中断引脚和复位引脚 中断引脚INT 4 0 作为低电平有效的外部中断输入引脚 由中断使能寄存器 IER 和中断模式位来屏蔽和区分优先次序 引脚低电平有效 当该信号有效时 DSP将终止任务的执行并使程序指针指向FF8000h 当变为高电平时 DSP从程序存储器FF8000h的位置开始执行 3 位输入 输出信号引脚 GPIO 7 6 4 0 共7个输入 输出线 可以单独配置成输入或输出引脚 作为输出时又可以单独被设置或清除 当DSP复位时 这7个引脚首先会被配置为输入线 复位后 会采集GPIO 3 0 的电平来确定DSP的引导模式 XF引脚作为外部标志 由BSETXF指令设置为高电平 有三种方式来设置XF为低电平 通过BCLRXF指令来设置 在多处理器协同工作时给其他处理器发信号而载入ST1 XF 或当XF作为通用输出引脚时 4 时钟信号引脚 CLKOUT是DSP时钟输出信号引脚 其周期为CPU的机器周期 当为低电平时 该引脚呈高阻状态 X2 CLKIN是晶振连接到内部振荡器的输入引脚 若使用外部时钟时 该引脚作为外部时钟的输入引脚 X1是内部振荡器连接到外部晶振的输出引脚 如果不使用内部时钟 该引脚悬空 TIN TOUT0是定时器0输入 输出引脚 作为输出引脚时 当片内定时器减到0时 该引脚发出一个脉冲或变化的状态 作为输入引脚时 该引脚为内部定时器模块系统时钟源 复位后 该引脚是输入状态 RTCINX1是实时时钟振荡器的输入引脚 RTCINX2是实时时钟振荡器的输出引脚 5 I2C引脚 SDA是I2C 双向 数据线 复位后 该引脚呈高阻状态 SCL是I2C 双向 时钟引脚 复位后 该引脚呈高阻状态 6 McBSP信号引脚 TMS320C55xDSP提供了高速多通道缓冲串口 Multi channelBufferedSerialPorts McBSP DSP可以通过McBSP与其他DSP 编码器等器件相连 7 USB引脚 在TMS320C55xDSP产品中 TMS320VC5507 TMS320VC5509和TMS320VC5509A提供了USB模块 DP引脚是差分 正 接收 发送引脚 DN引脚是差分 负 接收 发送引脚 PU引脚是上拉引脚 用于上拉检测电阻 8 A D引脚 VC5509A提供了一个10位的A D转换器 AIN0和AIN1分别是模拟输入通道0和模拟输入通道1 9 测试引脚 VC5509A与其他C5000产品一样具有符合IEEE1149 1标准的测试 仿真接口 其引脚有 TCK引脚是IEEE标准1149 1测试时钟输入引脚 通常是一个占空比为50 的方波信号 在TCK的上升沿 将输入信号TMS和TDI在测试访问端口 TestAccessPort TAP 的变化记录到TAP控制器 指令寄存器或选定的测试数据寄存器中 TAP输出信号TDO在TCK的下降沿发生变化 TDI引脚是IEEE标准1149 1测试数据输入引脚 在TCK的上升沿将TDI记录到选定的指令或数据寄存器中 TDO引脚是IEEE标准1149 1测试数据输出引脚 在TCK的下降沿将选定的指令或数据寄存器的内容从TDO输出 TMS引脚是IEEE标准1149 1测试方式选择引脚 在TCK的上升沿将串行控制输入信号记录到TAP控制器中 引脚是IEEE标准1149 1测试复位引脚 当该引脚为高电平时 DSP芯片由IEEE标准1149 1扫描系统控制工作 若该引脚悬空或为低电平 则芯片正常工作 EMU0引脚是仿真器中断0引脚 当为低电平时 为了保证的有效性 EMU0必须为高电平 当为高电平时 EMU0是仿真系统的中断信号 并由IEEE标准1149 1扫描系统来定义是输入还是输出 EMU1 引脚是仿真器中断1引脚 关断所有输出引脚 当为高电平时 EMU1 是仿真系统的中断信号 并由IEEE标准1149 1扫描系统来定义是输入还是输出 当为低电平时 EMU1 被设置为的有效性 将所有的输出设置为高阻状态 10 电源引脚 VC5509A有内核电源和外设电源两种 CVDD是数字电源 对于时钟为108MHz 144MHz和200MHz的DSP对应的CVDD分别为 1 2V 1 35V和 1 6V 为CPU内核提供专用电源 DVDD是数字电源 3 3V 为I O引脚提供专用电源 USBVDD是数字电源 3 3V 为USB模块的I O引脚提供专用电源 RDVDD是数字电源 对于时钟为108MHz 144MHz和200MHz的DSP对应的RDVDD分别为 1 2V 1 35V和 1 6V 为RTC模块的I O引脚提供专用电源 RCVDD是数字电源 对于时钟为108MHz 144MHz和200MHz的DSP对应的RCVDD分别为 1 2V 1 35V和 1 6V 为RTC模块提供专用电源 AVDD是模拟电源 3 3V 为10位的A D提供专用电源 ADVDD 3 3V 为10位A D数字部分提供专用电源 USBPLLVDD是数字电源 对于时钟为108MHz 144MHz和200MHz的DSP对应的USBPLLVDD分别为 1 2V 1 35V和 1 6V 为USB的PLL提供专用电源 VSS是数字地 为I O和内核引脚接地 AVSS是模拟地 为10位A D接地 ADVSS为10位A D的数字部分接地 USBPLLVSS是数字地 为USB的PLL接地 2 5 1如何保证5509系统正常工作 在每次上电之前 一定要