2009(一)本科数电期末试卷A卷.doc

班级（学生填写）： 姓名： 学号： 命题：杨 艳 审题： 审批： -密-封-线- （答题不能超出密封线）20082009学年第一学期 数字电子技术基础 科目考试 试题A卷使用班级（老师填写）：测控06-1班 电信07-12班 题 号一二三四五六七八九总 分得 分阅卷人一、单项选择题（每题2分，共20分）1.由开关组成的逻辑电路如图1所示，设开关A、B分别有如图所示为0和1两个状态，则电灯亮的逻辑式为( C )。 （A） (B) (C) (D) A B CFA B CF0 0 00 0 10 1 00 1 101011 0 01 0 11 1 01 1 10111 图1 表12.已知某电路的真值表如表1所示，该电路的逻辑关系是（ C ）(A)F=C (B)F=ABC (C)F=AB+C (D)3.函数的反函数是（ B ）(A) (B)(C) (D)4.（ ）电路在任何时刻只能有一个输出端有效。（A）二进制译码器 （B）二进制编码器（C）七段显示译码器 （D）十进制计数器5.分析图示电路的逻辑功能，并选出下列说法中正确的一项：(A)当输入不同时,输出为“1”；当输入相同时,输出为“0”(B)当输入不同时,输出为“0”；当输入相同时,输出为“1”(C)当输入有奇数个“1”时,输出为“1”； 否则为“0”(D)当输入有偶数个“1”时,输出为“1”； 否则为“0”6. 逻辑电路如图所示，输入为 X，Y ，同它功能相同的是（ ）。(A) RS触发器 (B) JK触发器 (C) T触发器 (D) 单稳态触发器7.在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后（ ）。(A)乘积项个数越少 (B)实现该功能的门电路少(C)该乘积项含因子少 (D)乘积项和乘积项因子两者皆少8.在四变量卡诺图中，逻辑上不相邻的一组最小项为（ ） (A)m1与m3 (B)m4与m6 (C)m5 与m13 (D)m2 与m8 9.某8位D/A转换器，当输入全为1时，输出电压为5.1V，当输入数字量D=（10000000）2时，输出电压为( )(A)5.10V(B)2.56V(C)1.28V(D)都不是10.图（a）示JK触发器，其时钟脉冲CP及J、K输入波形如图（b）所示，其Q端的输出波形为（ ）二、填空题（每空1分，共20分）1十进制数3的余3码是0110。2（101011.1101）2=（53.64）8=（2B.D）16=（43.8125）10。3为构成40968的RAM，需要4片10248的RAM，扩展方式为字扩展，需要增加2根地址线。4三态逻辑门输出的三种状态是 、 和 。5在决定一事件结果的所有条件中只要有一个或一个以上满足时结果就发生，这种条件和结果的逻辑关系是或逻辑。6下图所示电路是 位二进制计数器，若做分频器用，并假设计数脉冲的频率，则从端输出脉冲的频率 KHz。由0000状态开始计数，问经过35个输入时钟脉冲后，计数器的状态为 。7当七段数码显示器各发光二极管的公共端接正电源VCC时，这种接法称为共阳极接法。此时，若要显示5字，则字中，各段驱动电平如下： 为高电平， 为低电平。8下图由555定时器组成的电路是施密特触发器。 9JK触发器的特征方程是 ，D触发器的特征方程是 。三、化简下列逻辑函数为最简与或表达式（每小题5分，共10分）12四、（12分）设计一个可控多数判断电路：该电路有一个控制信号M，三个输入信号A、B、C，一个输出信号Y。M=0时，三个输入信号多数为0时，输出为1；否则，输出为0。M=1时，三个输入信号多数为1时，输出为1；否则，输出为0。（1）列出真值表；（4分）（2）写出最小项表达式并化简为与或式；（6分）（3）变换为与非-与非形式。（2分）五、（6分）八选一数据选择器74151的连接方式和各输入端的输入波形如图所示，画出输出端Y的波形。（74151功能表见附录。）Y六、（6分）用一片3线-8线译码器74138和适当的逻辑门实现函数。要求写出详细步骤，并在右下图中画出连线图。（74138功能表见附录。）七、（12分）时序逻辑电路如图所示。（1） 判断电路是同步电路还是异步电路；（1分） （2）写出驱动方程；（3分）（3）写出状态方程；（4分）（4）触发器的初始状态为0，已知CP和X的波形，画出Q1和Q2的波形。（4分）八、（6分）用74161构成模8的加法计数器。直接在下图中画出连线图。（74161功能表见附录。）九、（8分）权电阻网络D/A 转换器电路如图所示。（1）求输出电压的表达式，说明输出电