数电数字钟课程设计.doc

湖南工程学院课 程 设 计课程名称 数字电子技术 课题名称 多功能数字钟 专 业 电气工程及其自动化 班 级 学 号 姓 名 指导教师 程春红 2010年 11月 5日湖南工程学院课 程 设 计 任 务 书课程名称 数字电子技术 题 目 多功能数字钟 专业班级 电气工程及其自动化 学生姓名 指导老师 程春红 审 批 任务书下达日期 2010 年 10 月 25 日设 计 完成日期 2010 年 11 月 05 日 设计内容与设计要求一设计内容1. 设计一个具有“时”、“分”、“秒”的十进制数字显示钟。2具有校时、校分、校秒功能。3具有整点报时功能，整点前10秒发光二极管闪烁5次，周期为2秒。4设计振荡器。二设计要求1. 设计思路清晰，给出整体设计框图，画出整机原理图；2. 给出具体设计思路，设计各单元电路、电路器件；3. 总电路设计4. 进行实验调试，验证设计结果；5. 编写设计说明书；6. 所有图纸和说明书用计算机打印。 主要设计条件1. 提供数字电路实验箱一台；2. 提供直流电源一台；3. 必要的元器件和导线等；4 计算机。说明书格式1. 课程设计封面；2. 任务书；3. 说明书目录；4. 设计总体思路，基本原理和框图；5. 单元电路设计；6. 仿真结果；7. 实验调试；8. 总结与体会；9. 附录；10. 参考文献；11. 整机原理图。进度安排第一周星期一：下达设计任务书，查找资料；星期二：确定总体设计方案；单元电路设计；星期三：电路仿真，修改方案；星期四：画出整机原理图草图及调试电路图;星期五：安装、调试电路；第二周星期一三：安装、调试电路；星期四五：验收电路，写设计报告，打印相关图纸；星期五：答辩、交设计报告书。参考文献1. 康华光主编. 电子技术基础（数字部分），高等教育出 版社。2. 阎 石主编. 电子技术基础（数字部分），清华大学出 版社。3. 任为民主编. 电子技术基础课程设计，中央广播电视大学出版社。 4. 彭介华主编，电子技术课程设计指导，高等教育出版社。 5电子线路设计、实验、测试谢自美主编 华中理工出版多功能数字钟设计目 录摘 要 1电路设计部分 21标准时间脉冲信号发生器设计 21.1 振荡器设计 31.2 分频器设计 42秒、分、时计时器电路设计 42.1 秒、分计时器电路设计 42.2 时计数器电路设计 5 3. 校时电路设计 64. 整点报时电路设计 7 重要芯片74LS160介绍 8 电路仿真 9 1 振荡器仿真 10 2 分频器仿真 10 3 整点报时电路仿真 11电路安装与调试 11总结与体会 13元件清单 15参考书目 15整体电路原理图 16课程设计评分表 17摘 要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。我们这里采用成本较低，设计较简单的中小规模集成电路组成电子钟。设计框架： 数字钟实际上是一个对1HZ频率进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟，但是出于对材料和成本的考虑我们采用由555定时器和RC电路构成振荡器的方案。图 1系统原理框图（1）振荡器电路：一般说来，振荡器的频率越高，计时精度越高。本设计中采用由集成定时器555与RC组成的多谐振荡器，经过调整输出1000Hz脉冲。 （2）分频器电路：分频器电路将1000HZ的方波信号经1000次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。（3）时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器。（4）译码显示电路：译码显示电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流，我们采用自带译码功能的数码管。（5）整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时。其作用方式是在整点前的十秒内，出现奇数秒时报时灯发光，从而实现在最后十秒内闪烁五次，以示提醒。 （6）校时电路：由于数字钟的初始时间不一定是标准时间，而且在数字钟的运行过程中可能出现误差，所以需要校时电路来对“时、分”显示数字进行校对调整。电路设计部分1. 标准时间脉冲信号脉冲发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。1.1 振荡器设计理论计算：555定时器的脉冲时间是由于RC充放电确定的。根据三要素公式 充电过程 充电时间 放电过程 放电时间 一个周期时间 频率 首先确定C1=0.1uf ，R2=5.1K，需要输出频率f=1KHZ，充放电时间算为 1 ms ，可以确定 R1=4.1K。振荡器电路图： 图2 振荡器电路图1.2 分频器设计 分频器的实质就是计数器。分频器功能就是将振荡器所输出的频率1000HZ转换成我们所需要的频率1HZ。可以选用三片74LS160进行串联，74LS160是十进制计数器。因为555定时器产生1000HZ的信号，第一片74LS160的进位端输出100HZ，第二片74LS160的进位端输出10HZ，第三片74LS160的进位端输出1HZ。经过3次1/10分频后正好是1HZ，为标准秒脉冲信号。分频器电路图： 图3 分频器电路图2秒、分、时计时器电路设计计时通过计数来实现。秒、分计时器为60进制计数器，小时计时器为24进制计数器。实现这两种进制的计数器采用中规模集成计数器74LS160构成。2.1 秒、分计时器电路设计 分和秒的进制一样，都采用60进制计数。本设计选用74LS160作为计数器，将一片74LS160设置成10进制加法计数器，另一片设置成6进制加法计数器。两片74LS160按反馈清零法串接而成，当十位和个位总共计满60个数后计数器清零。秒计数器的十位的输出端QB、QC通过与非门输出低电平脉冲用作自身清零，秒计数器的十位的输出端QB、QC通过与门输出高电平脉冲作分计数器的输入脉冲。秒计数器接受的信号为振荡器经分频后输出的1HZ的标准脉冲，秒计数器接受来自分频器的60个1HZ脉冲后，QB、QC都为逻辑1通过与门输出一个进位脉冲给分计数器，通过与非门输出一个低电平给清零端，秒计数器清零。当分计数器接受60个来自秒计数器的进位信号后向时计数器的个位给出一个进位信号。秒、分计数器的计数规律是从005900。秒、分计时器电路： 图4 秒、分计时器电路图2.2 时计数器电路设计 时钟计数器设计为24进制计数，本设计选用74LS160作为计数器，将一片74LS160设置成十进制加法计数器，另一片设置成二进制加法计数器。既个位计数器的状态为QD QC QB QA = 0100 、十位计数器的状态为QD QC QB QA = 0010时，要求计数器归零。把个位QC、十位QB通过与非门的输出信号送到个位和十位计数器的清零端，使计数器清零，从而构成24进制计数器。计数规律是从002300。时计数器电路： 图5 时计时器电路图3校时电路设计校时电路是数字钟不可缺少的部分，当数字钟接通电源或者计时出现错误时，需要校正时间，校时是数字钟应具备的基本功能。为了电路简单，只对时和分进行校时。时钟校时电路和分钟校时电路都是一致的，方法是在分计数器和时计数器的计数信号输入端上通过单刀双掷开关并入分频器所输出的1HZ信号，当开关把计数器的信号输入端与低一级的计数器的进位信号连通时，数字钟正常计数工作；当开关把计数器的信号输入端与分频器的输出连通时，数字钟处于校时状态。校时部分原理图： 图6 正常工作时的校时电路状态 图7 校时状态时的校时电路状态4. 整点报时电路设计 一般数字钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时。其作用方式是在整点前的十秒内，出现奇数秒时报时灯发光，从而实现在最后十秒内闪烁五次，以示提醒。本设计采用74LS151数据选择器选出整点前最后十秒内的奇数秒。这里可以利用9的二进制数 1001的后三位是 001 ，刚好就是十进制数的1，从而就巧妙的让只有三个数据输入端的74LS151选出了本不能选出来的9。我们通过多个与门选出当分钟的十位为5、个位为9、秒钟的十位为5时的状态，将三个状态与在一起后再非一下，连接到74LS151的G 端，从而控制74LS151在五十九分五十秒的时候开始工作，零分零秒的时候停止工作。74LS151工作时，秒钟是奇数秒时报时灯亮。整点报时电路图：图8 整点报时电路重要芯片74LS160介绍 本设计中使用的最多的芯片是74LS160 ，在这里简单的说明一下74LS160芯片。74LS160是由多个触发器及门电路构成的由时钟上升沿触发的同步十进制加法器。Load同步预置数控制端（低电平时置数），D0D3为置数数据输入端，C为进位输出端，CLR为异步置零端（低电平时置零），ENP和ENT为工作状态控制端(ENP、ENT都为1时才开始计数)，QAQD为数据输出端。 74LS160功能表74LS160管脚图74LS160波形图 74LS160真值表上升沿脉冲个数电路状态十进制数进位输出QAQBQCQD电路仿真随着科技的发展，“计算机仿真技术”已成为许多设计部门重要的前期设计手段。它提供大量的元器件库，提供修改电路设计的灵活性、提供实验室在数量、质量上难以相比的虚拟仪器、仪表，使设计时间大为缩短、耗资大为减少。本设计仿真过程是在平台上完成的。课程设计、毕业设计是学生走向就业的重要实践环节。1振荡器仿真图9 振荡器仿真示意图由仿真的结果可以看到，振荡器的输出信号的周期为1ms,即频率为1KHZ,符合最初的设计要求。2. 分频器仿真图10 分频器仿真示意图由仿真的结果可以看到，当分频器的输入信号为1000KHZ时，分频器的输出信号的周期为1ms ，即1KHZ，所设计的分频器为1000分频，符合设计要求。3整点报时电路仿真 报时电路仿真的同时，我们可以检测数字钟主体是否运行正常、校时电路是否能正常校时。首先，分钟校时到59分，然后让数字钟自主运行，检验了校时电路、分秒的进位关系、整点报时电路；然后校时到23：59分，检验了时分的进位关系、数字钟的总体运行性能。整点前的报时状态：图11 整点报时电路仿真示意图电路安装与调试设计的最终目的就是为了做出产品，所以这个步骤电路的安装与调试是最关键，其实也是最有难度的一个步骤。 首先，按图接线是必须的第一个步骤，为了防止线接完后一开机发现什么都不显示或者显示得乱七八糟的那种情况发生，我们采用分模块接线，接完一个模块就测试一个模块的方法来进行。先安装的是秒钟计数器，接完线后通电测试，一切正常。然后安装分钟计数器，其线路和秒钟相同，但接完线后却出现了故障（故障一：通电时，分钟的十位就直接变成了4，继续让它运行发现，分钟走到80后又跳回40。排除故障：首先想到的就是检查线路，通过反复的检查发现线路的连接没有错误；然后就逐根的测试了连接导线，没有发现断线的现象；只好把芯片拆下来检测其好坏，也没有发现问题，在把芯片装回板上的时候偶然发现将芯片按住时，示数正确了，最后终于可以确定了原来是因为芯片安装在板上接触不良）。排除故障一后，就是安装时钟计数器，其原理与分秒计时器一样，但是通电检测发现时钟计数器的运行有问题（故障二：通电后发现时钟没有正常清零成为二十四进制，而是一百进制。排除故障：受故障一的影响，试探性的按了一下时计数器的74LS160芯片，发现问题没有解决，然后再检查导线，检查发现连接清零与非门和清零端的导线是断的，换一根导线，故障成功排除）。由于校时电路可以用实验箱上的单个脉冲来校时，所以先安装整点报时电路，报时电路的安装比较简单，完成得比价顺利。最后安装校时电路，因为试验箱上有一个按钮上升沿脉冲和一个按钮下降沿脉冲，理论上可以将下降沿脉冲通过一个非门变成上升沿脉冲，从而实现分和时的校时，但是安装后发现，直接连接上升沿脉冲的分钟计数器能正常校时，但通过非门连接下降沿脉冲的时钟计数器不能正常校时（故障三：通过非门连接下降沿脉冲的时钟计数器一校时就会乱跳。排除故障：通过多次尝试发现不能使用下降沿，于是只好用一个按钮上升沿脉冲来控制两个计数器通过一个单刀双掷开关来切换）。自此，数字钟的的安装与调试全部完成，我所设计的数字钟已经可以正常的工作运行了。总结与体会设计电路过程中，在EWB软件中出现了许多各种各样的错误，最后经过不断的修改以及和同学的讨论得到了比较好的解决，从中我也弄明白了很多东西，很好的理解那句“失败乃成功之母”的含义。出现的问题主要有设计六十进制计数器和二十四进制计数器是各个计数器之间的连接、进位问题，进位问题是我们在设计过程中遇到的最头疼的问题，主要是对同步置数、异步置零方面的知识没有理解透彻，还有就是在操作过程中我们发现在计数器的进位端不能连接非门或者与非门，否则会出现一通电分钟和时钟就变成了1的状况，解决进位问题花了我们将近一天的时间，这主要还要怪我们没有认真学好书本知识；校时电路的连接方式问题，最初的设计是参照老师的建议的思路设计的，但是在实际操作时发现我们设计的校时器会导致计数器一次记两个数，反复修改都没有解决，所以只好改成稳定性没有那么好的直接连入时钟信号的方法。这次数字电子电路课程设计，让我复习了数字电子的知识同时也学习了许多新的知识。每次课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的创造力，让我们学会了查找资料的方法，培养了自己设计和分析电路的能力。我相信这是对我的一个很好的提高。这次课程设计让我深刻地认识到平时在学习理论知识的时候，我们应该更注重实践，而不是只为应付考试，学习就应该学有所成。这次课程设计让我对我们所学的知识能干什么有了更直观的了解，比如说我就认识到了我们学好了知识就可以设计出我们身边随处可见的数字钟。以前那些神秘的东西在不断的学习过程中变得不再那么神秘，我相信，在以后的学习生活中我们的好奇心将被一个个的击破。在设计过程中EWB软件给