【基金】2010CB934400-纳米磁性自旋存储器和半导体硅量子点存储器的研制及其器件物理研究

项目名称：纳米磁性自旋存储器和半导体硅量子点存储器的研制及其器件物理研究首席科学家：季明华 中芯国际集成电路制造（上海）有限公司起止年限：2010年1月-2014年8月依托部门：上海市科委一、研究内容1、拟重点解决的科学问题或关键技术通过进一步研究基于纳米环和纳米椭圆环磁性隧道结分别作为存储单元的DC和AC 磁电特性、及其热稳定性和均匀一致性，探索新型纳米环磁随机存储器(Nano- Ring MRAM)原理型器件的最优设计。纳米椭圆环磁性隧道结的加工制备难度要高于纳米圆环磁性隧道结，包括电子束曝光图形化和椭圆内径开孔难度都很高，因此，纳米椭圆环磁性隧道结阵列的纳米加工研制难度也相应变大。因此，高性能纳米环和纳米椭圆环磁性隧道结及其阵列的微加工制备是首要的关键技术问题和存储单元的材料问题。其次，如何设计纳米环和纳米椭圆环磁性隧道结的新结构、研究和发现新物理效应并用于器件原理设计、实现小自旋极化电流的有效驱动和磁矩反转、提高纳米环和纳米椭圆环磁性隧道结存储单元的热稳定性和可靠性等，是拟重点解决的科学问题。最后，设计出新的纳米环MRAM器件单元结构，采用在中芯国际公司8英寸工艺线的集成和部分对外委托加工等方式，研制出基于自旋极化电流驱动的纳米环磁随机存储器的1K或4K MRAM演示芯片。同时，为后续阶段探讨和发展纳米椭圆环磁随机存储器的可行性奠定研究基础。拟解决的物理问题和关键技术问题如下：(1) 尺寸在100x200 nm2的纳米环和纳米椭圆环磁性隧道结的加工和制备技术。(2) 如何实现小自旋极化电流驱动纳米环和椭圆环磁性隧道结的磁矩反转问题。(3) 自旋转移力矩与纳米环或椭圆环磁性隧道结的磁结构相互作用的物理问题。(4) 纳米环和椭圆环磁性隧道结在脉冲DC电流驱动下的弱信号检测问题。(5) 纳米环和椭圆环磁性隧道结在高频AC电流驱动下的弱信号检测问题。(6) 纳米环和米椭圆环磁性隧道结中自旋进动和磁矩反转的磁动力学计算问题。(7) 纳米环和椭圆环磁随机存储器原理型器件的最优单元结构设计和工作方式。在研制硅基量子点纳米存储器方面，需要在硅量子点的可控形成技术、硅量子点的性能、纳米器件的构建与性能测试等各方面进行系统而深入的研究。通过研究硅基纳米结构的可控制备技术，基于限制性晶化原理，结合“自下而上”与“自上而下”技术的各自特点，发展一条获得高密度、尺寸分布均匀的硅基纳米结构的新途径，对材料的尺寸与其物理性质等因素的内在联系进行系统研究。在此基础上，设计和构建硅基纳米存储器件，探索和掌握材料的微结构、器件的结构与性能之间的本质关系，在高密度硅基材料制备与高性能硅基纳电子器件两个相辅相成的方面取得突破，在未来的高密度、低功耗硅基纳电子集成芯片上获得应用。拟解决的相关物理问题和关键技术问题如下：(1) 在研究中采用nc-Si量子点存储电子，每个量子点尺寸5 nm，大大缩小了结电容，同时，为了有效地调节沟道电子，必须获得高密度的量子点阵列，因此制备尺寸均一的纳米硅量子点晶粒阵列是本研究的关键之一。(2) 高介电常数薄膜材料制备技术及界面特性的研究；为提高存储器的写入和读出速度以及电荷保存时间，实验上需要发展高质量超薄高介电常数栅介质膜的制备技术，并研究纳米硅量子点与各种介质膜的界面特性。(3) 单层和多层硅量子点的纳米存储器件的构建；寻求最佳器件结构与参数，利用纳米硅量子点/介质膜单层与多层结构，设计并制备新型高性能nc-Si浮置栅量子点多值存储器。(4) 弱耦合量子点存储器的研制与性能表征；为了获得高性能存储器件，需要研究器件结构和尺寸以及密度对性能的影响，利用量子点密度控制以提高器件存储密度，利用横向和纵向耦合效应提高器件的存储时间与稳定性。(5) 由于流水线和实验室工艺环境有一定的差距，工艺参数的准确性可能会受到干扰，公司流水线上的样品出来后，所以缩小实验室与工艺线上制造之间的差距，提高样品的成功率是关键技术之一。2、主要研究内容在本项目中，本项目组将努力在图形化磁性隧道结新材料、单层和多层硅量子点材料、器件物理、新器件结构设计以及MRAM和硅量子点存储器芯片的研制方面，获得重大突破性进展，力争多方面获得有重要价值的知识产权和专利，为发展新型纳米环磁随机存储器和硅量子点存储器，解决器件物理问题，为今后进一步产业化奠定前期基础。该项目中课题一研究内容将主要集中在：(1) 对比研究纳米椭圆环及纳米环磁性隧道结的微加工制备工艺条件，获得热稳定性好和可靠性高的纳米椭圆环及纳米环磁性隧道结及其阵列材料；(2) 对比研究纳米环和椭圆环磁性隧道结分别作为存储单元以显著降低热噪声和磁噪声的可行性；(3) 对比研究纳米环和椭圆环磁性隧道结作为存储单元分别在脉冲DC电流和高频AC电流下的磁电性质；(4) 对比研究纳米环和椭圆环磁性隧道结的自旋极化输运性质及其量子效应；(5) 对比研究纳米环和椭圆环磁性隧道结阵列的尺寸效应和最佳排列分布方式；(6) 对比研究纳米环和椭圆环磁随机存储器的最佳设计结构和工作机理。(7) 通过进一步探索新型纳米环和纳米椭圆环磁随机存储器芯片的可行性设计结构。研制出基于自旋极化电流驱动和纳米环磁性隧道结作为存储单元的1K或4K MRAM演示芯片。该项目中课题二的研究内容将主要集中在：(1) 硅量子点纳米存储器的材料研究。利用我们具有自主知识产权的限制性晶化原理，研究准分子超短脉冲激光束及热退火与Si基单层或多层超薄膜的互作用机理及限制性晶化过程，通过从实验上研究超薄Si层中可控纳米硅量子点的形成机理与可控制备技术。同时，研究如何有效地钝化纳米硅表面，利用在等离子体汽相淀积系统中原位制备超薄氮化硅(SiN)、二氧化硅(SiO2)，探索以钝化量子点表面缺陷态为目标的低温超薄氧化技术及其的界面态性质。研究由本技术制备的Si基纳米结构材料的尺寸对单层或多层纳米硅量子结构中的载流子输运等物理过程的影响以及与量子限制效应和小尺寸低维结构有关的新颖物理现象（如：共振隧穿效应、库仑阻塞效应等），探讨硅基纳米器件中量子效应的临界尺寸及其影响，确定最佳存储结构和工艺条件。(2) 浮置栅单层硅量子点的纳米存储器件的构建与研究。以CMOS技术为基础，设计nc-Si不对称双势垒等多种结构，构建可在室温下运作的硅量子点浮置栅纳米存储器件，在实验上制备出大于1011/cm2的纳米硅阵列，提高存储密度，以有效地调控沟道电子，提高栅极调节系数。研究浮置栅单层nc-Si量子点结构中的电荷存储特性以及存储时间与器件结构与量子点尺寸的关系，研究介质隧穿层厚度与控制层厚度的影响。研究在不同外加电场作用下电子写入和擦除过程，以提高阈值电压VT的稳定性，降低工作电压和提高编程速度为目标，通过理论模拟和实验两方面对硅量子点浮置栅存储器的器件特性和物理进行研究，在此基础上，提出新的nc-Si浮置栅多量子点存储器结构以提高器件性能。(3) 多层（耦合）硅量子点存储器的构建与探索。 在对浮置栅单层nc-Si多量子点存储器进行研究的基础上，研究具有弱耦合特性的量子点阵列对器件存储特性的影响，特别是电荷在弱耦合量子点间的转移性质及其对器件性能的影响，研究在电子发射和转移过程中的电荷保存时间的变化以及在不同偏压下的工作状态。探讨耦合量子点的结构与存储特性，特别是器件保存时间的相互联系。利用双层和多层结构减低存储电荷的泄漏几率，提高存储器的信息保存时间。同时，探索利用高介电常数薄膜材料代替二氧化硅栅介质层材料，选择与Si具有很好兼容性的高介电常数薄膜材料如：Zr掺杂的HfO2薄膜、Yb2O3薄膜、HfSiOx薄膜及LaAlO3等薄膜，设计镶嵌在高介电常数薄膜介质中的nc-Si量子点结构，并对该介质与nc-Si量子点之间的界面特性和组分进行深入分析。展开对该体系的漏电流，存储特性，存储时间的检测和分析，特别是结合理论模型对弛豫电流的衰减特性进行模拟，探索该体系中的nc-Si量子点对电荷的深能级和浅能级存储特性，通过理论和实验结果的比较，设计和调整器件结构，优选出与nc-Si量子点的最佳匹配介质，获得电荷存储特性优异的器件结构参数，并对其器件物理机制进行详细的研究，以进一步提高器件的存储性能与稳定性，探索多值存储的可能性。(4) 浮置栅nc-Si量子点存储器原型器件与工艺流水相结合的探索。我们将和具有先进工艺流水线的中芯国际集成电路制造有限公司合作，开展浮置栅nc-Si量子点存储器的工艺流水方面的工作。我们主要负责原型器件结构的开发及其单项性实验的研究，其中单项性实验的研究内容是针对器件各部分的制备工艺条件的摸索和性能的测试，在公司的流水设备的基础上开展单项性实验，使单项性实验工艺条件尽量与公司流水设备相匹配，在多次实验和性能测试分析的基础上，根据最佳结构参数制定出流水方案。计划在8英寸的硅片上，利用0.13微米的工艺技术，研制浮置栅nc-Si量子点存储器芯片，实现1K的目标，并争取实现4K。该项目中课题三的研究内容将主要集中在：在纳米椭圆环MRAM芯片和半导体硅量子点存储器的集成技术研究方面，基于已有的0.13微米逻辑电路工艺，通过嵌入式存储芯片的工艺设计，将存储单元阵列制备工艺融入逻辑电路后段工艺中，通过解决纳米加工工艺各环节中的技术难题，制备出用于高密度存储的1K或4K的纳米存储器演示芯片，探索在产业化生产环境中纳米磁性自旋存储器芯片和半导体硅量子点存储器的的一整套加工制备工艺过程，发展关键制备技术，积累科研成果转化和后续产业化经验。(1) 针对纳米磁性自旋存储单元的操作特性，对选通驱动器件（MOSFET）的结构与性能进行调整，兼顾读/擦/写的驱动能力、读/擦/写速度和器件单元的集成度等不同要求，实现选通驱动器件和磁性存储单元的匹配和优化。(2) 基于八英寸硅片上的单晶MgO(001)势垒的纳米磁性隧道结多层膜材料的制备（MTJ薄膜的沉积制备，拟委托相关磁控溅射设备厂商代为加工制备）。根据性能优化的单晶MgO(001)势垒的纳米磁性隧道结多层膜的结构，对薄膜的均匀性、稳定性和工艺的兼容性进行研究与优化。(3) 纳米环结构存储单元的加工工艺的开发。纳米环磁性隧道结存储单元的结构具有退磁场封闭不外泄漏、存储单元间耦合干扰小、热稳定性好、自旋极化电流易驱动、写入功耗低、磁噪声低等优点，非常适合作为磁随机存储器的单元。但同时纳米环结构相对于传统的柱形单元结构，要求有更精细的纳米图形加工工艺。实现图形尺寸减小的通常手段是提高光刻系统的分辨率，同时伴随的是设备和工艺成本的大幅提高。依靠光刻系统分辨率制备纳米环形结构图形，将使其丧失本应超越柱形单元结构的优越性能。中芯国际将着重研究和开发深亚分辨率(Deep-sub-Resolution)图形的整套制备工艺，重点解决纳米光刻工艺中分辨率提升技术(RET)的优化，光刻胶热回流(Reflow)工艺中光刻胶外形和尺寸及其均匀性的控制，侧壁(Side Wall)刻蚀工艺中侧壁高度与角度的优化与控制，侧墙(Spacer)淀积工艺中填充率和侧墙轮廓的优化与控制，侧墙(Spacer)刻蚀工艺中选择比的优化、侧墙轮廓的保形和尺寸的控制，以及牺牲层去除工艺中选择比的提高和衬底损伤的减小，最终实现全套纳米环存储单元制备工艺的集成、匹配与优化。研究目标是在已有的0.13微米工艺生产线上制备出内径50纳米，环宽30纳米的纳米环形结构，从而展示该技术可利用更先进的光刻系统对于更小的尺寸所具有的延伸性、可实现性和工业实用性。(4) 采用上述工艺制备的纳米环形结构作为硬掩模层(Hard Mask)刻蚀纳米磁性隧道结多层膜，形成纳米磁性自旋存储单元。对刻蚀的外形、尺寸的控制和选择比、负载效应等进行研究与优化（纳米磁性隧道结多层薄膜的刻蚀沉积可委托薄膜刻蚀设备厂商代为加工和制备）。(5) 后续还要解决电介质隔离层的淀积与抛光，顶层铝金属布线和钝化层等工艺。这些工艺如果不能回归中芯国际八英寸半导体工艺线的情况下，将通过对外委托加工方式来完成。二、预期目标1、总体目标、五年预期目标及主要考核指标；【总体目标】本项目(课题)将基于前五年实验室水平上开展的纳米圆环磁性隧道结和纳米环磁随机存储器以及单层和多层硅量子点材料和浮置栅nc-Si量子点存储器的物理研究工作基础，将依托中芯国际公司先进的8英寸半导体集成工艺线，进一步开展新型纳米环磁随机存储器和浮置栅nc-Si量子点存储器的研制及其器件物理研究工作。对比研究和制备出高性能的纳米环和纳米椭圆环磁性隧道结新材料，研究其自旋输运相关物理性质；对比研究基于纳米环和纳米椭圆环磁性隧道结分别作为存储单元的新型纳米环磁随机存储器(Nanoring MRAM)原理型器件的最优设计。探索新工艺和新的极化电流驱动工作模式，力争多方面获得有重要价值的知识产权和专利，努力在磁性隧道结新材料、单层和多层硅量子点材料、器件物理和原理型器件等基础性研究方面获得重大创新性和突破性的进展及成果。研制出基于自旋极化电流驱动和纳米环磁性隧道结作为存储单元的1K或4K MRAM演示芯片；利用多层量子点结构和耦合量子点特性，提出一种利用量子点之间电荷转移实现存储信息的新途径，研制出基于单层和多层硅量子点材料作为存储单元的1K或4K浮置栅nc-Si量子点存储器演示芯片。为今后国内企业掌握多种非易失性固态存储器的制备技术、开发新型高科技固态存储器件产品，能提供有自主知识产权的材料、关键技术、原理型器件和专业技术人才储备。为促进新型纳米存储器件和IT新技术的发展，在国际上做出有中国知识产权和发明的实质性贡献。【五年预期目标】对比研究和优化制备出室温下具有高磁电阻比值、稳定性好、重复性好、低电阻的纳米环和纳米椭圆环磁性隧道结。纳米环和纳米椭圆环外环的短轴在100至200 nm左右，环宽在25至50纳米范围，椭圆环外环的短轴和长轴之比A:B控制在1:1至1:2之间，为原理型磁随机存储器的研制奠定存储单元的材料基础；研究和掌握纳米环和纳米椭圆环磁性隧道结在室温和低温下的磁电特性；观测和研究纳米环和纳米椭圆环状磁性隧道结的微结构和磁畴结构；研究纳米环和纳米椭圆环磁隧道结的形貌、界面、缺陷等微结构性质；研究纳米环和椭圆环磁性隧道结作为存储单元以显著降低热噪声和磁噪声的可行性；利用第一性计算原理方法、LLG微磁学计算方法等，计算和分析磁性隧道结的磁电输运性质和极化电流驱动、自旋转力矩效应，并应用到纳米椭圆环磁隧道结自由层磁矩的翻转、磁随机存储器存储单元的磁化状态切换以及二进制信息存储过程中。研究基于纳米环和纳米椭圆环磁性隧道结分别作为存储单元的新型纳米环磁随机存储器(Nanoring MRAM)原理型器件的最优设计。通过与中芯国际公司合作以及委托国内外公司代加工的方式，开展纳米环制备工艺中各单项工艺的研究与开发；开展存储单元电学性能的研究与器件单元结构和电路结构的筛选与优化；完成0.13微米设计规则的磁性自旋存储器的存储单元的电路结构和测试结构设计；完成纳米环制备工艺在8英寸生产线上的集成和优化，制备出直径100至150纳米，环宽25至50纳米的环形结构存储单元。制备测试芯片，验证存储单元的读/擦/写功能，初步提取存储单元操作过程中的各电学特性，为存储单元的器件结构和电路电学性能的优化提供良好的基础；研制出基于自旋极化电流驱动和纳米环磁性隧道结作为存储单元的1K或4K MRAM演示芯片，逐步优化芯片性能，检测其芯片演示功能。利用单层或多层量子结构和耦合量子点特性，提出一种利用量子点之间电荷转移实现存储信息的新途径，采用单层和多层硅量子点材料作为存储单元，制备出的纳米硅量子点尺寸达到1020纳米，尺寸偏差为5% 10，纳米硅的密度可达到1011/cm2以上。通过与中芯国际公司合作，在8英寸的硅片上，结合0.13微米的工艺技术，研制浮置栅nc-Si量子点存储器演示芯片，优化和改进1K演示器件的设计和性能，实现浮置栅nc-Si量子点存储器演示芯片的1K或4K目标。【主要考核指标】利用项目组的大型磁控溅射仪、超短波紫外光光刻机、离子束刻蚀机和物理所微加工实验室的细聚焦离子束刻蚀系统等先进的微加工技术，制备出室温下具有高磁电阻比值、稳定性好、重复性好、低电阻的纳米环磁性隧道结。为原理型MRAM器件的研制奠定材料基础。(1) 基于非晶Al-O势垒的纳米环磁性隧道结(NE-MTJ)的材料功能特性达到：Al-O势垒纳米环和纳米椭圆环状磁隧道结的尺寸在深亚微米和纳米尺度，环宽在25至50纳米范围，纳米椭圆环外环的短轴在100至200 nm左右，椭圆环外环的短轴和长轴之比A:B控制在1:1至1:2之间，室温下TMR控制在 20% 50%之间；结电阻和面积的积矢RS控制在102 Wmm2 104 Wmm2范围之内, 室温临界翻转电流Ic 1 mA量级、或者室温临界驱动电流密度小于8106 A/cm2。(2) 基于单晶或准单晶MgO(001)势垒的纳米环和纳米椭圆环磁性隧道结(NE- MTJ)的材料功能特性达到：MgO(001)势垒纳米环和纳米椭圆环状磁隧道结的尺寸在深亚微米和纳米尺度，环宽在25至50纳米范围，纳米椭圆环外环的短轴在100至200 nm左右，椭圆环外环的短轴和长轴之比A:B控制在1:1至1:2之间，室温下TMR控制在 20% 100%之间；结电阻和面积的积矢RS控制在102 Wmm2 104 Wmm2范围之内, 室温临界翻转电流Ic 1 mA量级、或者室温临界驱动电流密度小于8106 A/cm2。(3) 在8英寸的硅片上，结合0.13微米的工艺技术，研制出基于硅量子点的非易失性存储器，实现1K的目标。纳米硅量子点的尺寸为1015纳米，尺寸偏差为5，纳米硅的密度可达到1011/cm2以上。可在约5V以下的电压下工作，读写时间达到200微秒到1毫秒，循环擦写次数可达107量级，写入峰值功耗为80mW到200mW。(4) 项目结题前，通过改进硅量子点存储器中遂穿层的质量，采用SiNO薄膜和高K介质薄膜来减小漏电流和杂质的扩散；实现1K或4K的目标。纳米硅的尺寸为510纳米，尺寸偏差为5，纳米硅的密度可达到1012/cm2以上，可在约3V的低压下工作，读写时间小于200微秒，循环擦写次数可达109量级，写入峰值功耗小于80mW。 (5) 给出100至200纳米特定尺度下的纳米环和椭圆环状磁性隧道结作为存储单元分别在脉冲DC电流和高频AC电流下的磁电性质。(6) 获得100至200纳米特定尺度下纳米环和椭圆环磁性隧道结阵列的尺寸效应和最佳排列分布方式，以提高MRAM存储单元的功能特性和集成度等。(7) 基于自旋极化电流驱动方式下的新物理效应和纳米环磁性隧道结存储单元的功能特性，力图设计出新的纳米环磁随机存储器原理型器件结构和工作模式。(8) 通过与中芯国际公司合作以及委托国内外公司代加工的方式，研制出基于自旋极化电流驱动和纳米环磁性隧道结作为存储单元的1K或4K MRAM的演示芯片。通过与中芯国际公司合作，研制出基于单层和多层硅量子点材料作为存储单元的1K或4K浮置栅nc-Si量子点存储器演示芯片。2、预期成果与水平(1) 利用非晶Co-Fe-B和 非晶Al-O势垒材料，优化和制备出几种具有高室温磁电阻比值、小矫顽力的纳米环和纳米椭圆环状磁性隧道结。(2) 利用非晶Co-Fe-B和 单晶MgO(001)势垒材料，优化和制备出几种具有高室温磁电阻比值、小矫顽力的纳米环和纳米椭圆环磁性隧道结。(3) 获得这些纳米环和纳米椭圆环状磁性隧道结在室温和低温下的、内禀的磁电物理性质，实现隧道结中设计存在的自旋极化电流驱动、自旋转力矩效应以及自由层磁矩反转和其它量子效应。(4) 本项目属于应用物理基础研究，预计可在国际SCI知名杂志上发表高质量学术论文50 100篇。(5) 提交中国和国际发明专利申请10 15 项，保护自主知识产权。(6) 设计新的“1纳米环磁性隧道结+1晶体管”作为存储单元模式的MRAM原理型器件的优化结构。(7) 深入研究新型非易失性存储器设计的新思路，探讨高密度、低功耗、高速度存储单元的实现形式，探索利用误码纠错及冗余技术实现全工作存储芯片的设计方法学。(8) 研制出基于自旋极化电流驱动和纳米环磁性隧道结做为存储单元的1K或4K MRAM标准演示芯片。研制出具有自主知识产权的1K或4K比特高密度量子点存储器芯片。(9) MRAM存储单元的写入电流在0.5至1.2 mA，相应的写入时间在3微秒到30纳秒。MRAM写入与读取带宽为16比特；写入电压在3.3V。芯片信息写入所需要的直接功耗范围约在100mW至200mW范围内。预计封装带来的功耗将会还有50mW 至300mW左右，取决于具体封装。芯片读取速度大约为30纳秒到500纳秒，芯片写入速度大约为50纳秒到3微秒。(10) 硅量子点存储器：写入电压在5V；16比特带宽存储器阵列写入峰值功耗在80mW到200mW范围内。预计封装带来的功耗将会还有50-300mW左右，取决于具体封装。芯片随机读取速度大约为10微秒到100微秒，芯片写入速度约为200微秒到1毫秒。(11) 研制出具有低功耗、高速、8及16比特带宽的全功能演示芯片，在0.13微米级集成电路工艺平台上加以实现，集成和封装出相应的演示芯片。设计和研制相关的测试及演示电路，完成读、写、纠错等基本操作的演示。3、优秀人才培养和基地建设通过该项目的实施，在非易失性存储器领域里将培养出一支有良好科学素养和研究能力的人才梯队。五年内将计划培养博士后1名 2名；培养博士研究生10 20名；培养国外博士留学生2名、培养硕士研究生5名。另外，课题二还可以培养10人次的本科毕业生，参与项目的实习研究工作。可以为国家的磁电子、微电子、纳电子产业准备高质量的优秀专业人才。过去五年，项目组与日本东北大学宫崎照宣教授实验室、日本东京工业大学 S. Oda教授实验室、爱尔兰都柏林大学圣三一学院物理系的J.M.D. Coey教授实验室、英国牛津大学Roger. C. C. Ward教授实验室、英国达拉谟大学Del Atkinson副教授课题组、英国利兹大学Christopher Marrows副教授课题组、法国巴黎高科薄膜研究室主任 Drevillon教授和Pere Roca教授实验室、芬兰赫尔辛基工业大学Pekka Kuivalainen教授课题组、美国亚利桑那大学物理系的张曙丰教授、美国霍普金森(The Johns Hopkins University)钱嘉陵教授课题组、美国橡树岭国家实验室张晓光博士和李安平博士课题组、韩国高丽大学金永根实验室等单位，建立了长期合作关系，开展了实质性的科研合作研究工作，取得了显著的合作研究成果。项目组成员2006至2008年出国参加国际会议或合作交流有10人次； 来访外籍教授和科研及工程技术人员每年约有12人次。与我们签署长期合作协议的国外实验室或研究组已有12个，今后将在新型自旋量子纳米磁和半导体材料和物理研究方面，继续开展双边合作研究，以提升我们在纳米环磁随机存储器和纳米硅量子点浮置栅存储器原理型器件设计以及演示器件研制方面的自主创新能力和国际学术影响力。中芯国际集成电路制造有限公司(上海)目前是国际上知名的半导体集成电路制造公司，吸纳了众多国际知名专家和国内优秀的青年工程师，他们大多数来自世界著名集成电路企业(INTEL、TI、MICRON、TSMC等)，具有丰富的半导体集成电路工作和研制经验。这些优秀人才在中芯国际组成了一支800多人的技术研发团队，该团队已被认定为上海市市级研发中心，多次被评为优秀集体，其研发项目也多次获国内外大奖，如：“90纳米低功耗集成电路生产工艺技术”荣获（2005- 2006年度）中国半导体创新产品；“0.13微CMOS超大规模集成电路及铜连线制造技术”荣获上海市科学技术进步奖一等奖；“12英寸硅圆片”荣获上海国际工业博览会银奖等。此外，公司很重视自主知识产权的开发和保护，已在全球各地申请专利1000多个，在短期内切实使中国的集成电路产业生产技术接近了世界先进水平。中芯国际(上海)自2000年在上海张江高科技园区注册成立以来，是国内第一家投产的 8英寸、0.25微米以下技术的商业性、纯代工集成电路制造企业。目前已有5条生产线，包括国内技术最先进、产能最大的8英寸的集成电路芯片代工厂，月产能可达到110000片。此外，公司12英寸集成电路生产线也进入量产。公司总投资为52亿美元，注册资本为17.4亿美元。中芯国际于2003年在纽约证券交易所和香港联合交易所上市，国内股东已占公司股权的最大比重（51%以上）。中芯国际(上海)目前有能力生产逻辑电路、混合信号电路、高压电路、动态存储器、静态存储器、电可擦除存储器、闪存存储器、光罩式存储器、系统级芯片、硅基液晶（LCOS）和影像传感器等。中芯国际已为国内外上百家客户提供了优质加工服务，是目前中国境内规模最大的纯代工集成电路制造企业和生产基地。项目组中的中科院物理所和南京大学物理系以及中芯国际，将着重培养青年研究人员、青年教师和青年工程师及技术人员在发展和专研各种固态非易失性存储器方面的专业基础知识和实验及制造技术技能，为今后发展国内的固态存储技术和产品研制，奠定充实的人才基础。同时在三个单位，逐步形成研发磁随机存储器和半导体硅量子点存储器的产学研联合研发基地。并通过本项目的资金投入，进一步完善和补充实验平台和实验硬件条件的建设，为后续发展固态存储材料、科学和技术的可持续发展，构建坚实的人力资源和实验平台的牢固基础。三、研究方案该项目的研究重点将放在纳米环和纳米椭圆环磁性隧道结新材料、硅量子点新材料、新结构、新物理效应和机制、新制备工艺、新型纳米环磁随机存储器以及半导体硅量子点存储器的器件结构和新工作原理的研究方面，力争多方面获得有重要价值的知识产权和专利，创造和保护中国今后自主研制和生产MRAM以及半导体硅量子点存储器的发展空间，努力在纳米环磁性隧道结材料、物理和磁随机存储器的器件原理等应用基础研究方面，获得重大创新和突破性的进展及成果。【总体研究方案】利用项目组从日本真空引进的超高真空、高稳定和低溅射速率的多功能磁控溅射仪(MPS4000HC7型)和从美国KJLC公司引进的高真空、高温和化学反应“KJLC CMS-18HV型薄膜沉积系统”，重点优化和制备几种高性能纳米环和纳米椭圆环磁性隧道结材料。利用项目组的超短波紫外光光刻机、离子束刻蚀机以及国家纳米中心和物理所微加工实验室的电子束曝光系统、细聚焦离子束刻蚀系统、化学反应刻蚀系统等先进的微加工设备，制备出室温下具有高磁电阻比值、稳定性好、重复性好、低电阻的亚微米和纳米尺度的图型化磁性隧道结。纳米椭圆环外环的短轴在100至200 nm左右，环宽在25至50纳米范围，椭圆环外环的短轴和长轴之比A:B控制在1:1至1:2之间。室温下，非晶Al-O势垒磁性隧道结的TMR控制在 20% 50%之间；单晶MgO(001)势垒磁性隧道结的TMR控制在 20% 100%之间； 结电阻和面积的积矢RS控制在102 Wmm2 104 Wmm2范围之内, 室温临界翻转电流Ic 1 mA量级、或者室温临界驱动电流密度小于8106 A/cm2，为原理型磁随机存储器的研制奠定存储单元的材料基础。现有MRAM及量子点存储器的存储芯片设计沿袭静态存储器的设计思路，具有功耗大、芯片面积利用率低、存取速度慢及可靠性差等限制。针对这些问题，我们在以下几个方面拟提出自己的技术创新： (1) 本项目研究的自参考信号读取法直接通过存储器本身的两种不同组态提取参考信号进行比较，与传统的需要外界产生参考信号的阻值读取法相比，在根本上避免了由于大工艺扰动因素引起的由于高低阻态重叠导致的误读问题。(2) 本项目研究的新型读取信号放大及读取方法采用特殊的参考信号产生方式，通过三极管的放大效应，将原有的弱读取信号放大为2-3倍以上，从而增大读取信号幅度，减小运算放大器的复杂度，缩短读取时间。(3) 本项目研究的过驱动写入机制的设计在对晶体管栅极电压过驱动情况下，提高晶体管驱动能力的写入电路。与高密度低功耗存储单元设计方法学结合在一起，减小需要的晶体管大小和单元面积。同时，本项目将依托中芯国际先进的8英寸硅片半导体集成电路制备工艺和多年积累的存储器技术开发的经验，发展一套适用于磁性自旋存储器和半导体硅量子点存储器特性的具有产业化应用前景的工艺流程，结合电路的设计与优化，研制出基于自旋极化电流驱动和纳米环磁性隧道结作为存储单元的1K或4K 的纳米环磁随机存储器演示芯片以及1K或4K半导体硅量子点存储器演示芯片。本项目将委托国内外公司代加工的方式，借助国外MagIC、Seagate等公司研制成功16K STT- MRAM的制备经验、已有软硬件条件和2亿美元的MRAM后续加工制备配套专用设备，研制出基于自旋极化电流驱动和纳米环磁性隧道结作为存储单元的1K或4K 纳米环磁随机存储器演示芯片。【学术思路】我们前期通过对纳米环状磁性隧道结材料、物理及其原理型存储器的初步研究发现：当磁性隧道结的尺寸小到一定尺度时(约100 200 nm)，一个较大的自旋极化电流流过时会改变其磁化状态，从而改变其电阻值大小。并且电流从上往下流过和从下往上流过会产生两个不同的电阻状态。基于这种自旋极化电流可以驱动和反转磁矩的原理和实验结果，我们设计了一种有新结构的纳米环磁随机存储器(Nano-ring MRAM)。设计思想就是用较大的极化电流通过不同的流向来改变磁性隧道结的电阻状态，完成0和1的写操作；用较小的电流（不能够改变磁性隧道结的电阻状态）读取磁性隧道结的实际电阻值，来完成读操作。这种设计与传统设计方案相比，减少了一根写字线从而极大的节省了空间，有助于进一步提高MRAM的存储密度和显著简化生产制备工艺并降低制造成本。同时我们放弃了传统的采用实心长椭圆形磁性隧道结作为存储单元的做法，采用空心纳米尺度下的圆环形磁性隧道结作为存储单元。本项目中，我们将对比研究纳米环状磁性隧道结和空心椭圆环状磁性隧道结作为存储单元的优缺点。相比纳米环磁性隧道结，利用椭圆环的形状各向异性来增强圆葱状磁畴（孪生状磁畴）的热稳定性和进一步减小磁噪声、加速反向磁畴成核的特点，有望来加快涡旋状磁畴(涡旋状磁矩)的磁矩翻转以及减小临界驱动电流强度（密度），达到进一步降低功耗的目的。本项目将利用单层或多层量子点结构及耦合量子点特性，提出一种利用量子点之间电荷转移实现存储信息的新途径，研制出基于单层和多层硅量子点材料作为存储单元的1K和4K浮置栅nc-Si量子点存储器演示芯片。【技术途径】利用项目组已建立的大型磁控溅射仪、紫外曝光系统、氩离子束刻蚀系统和该项目申请购置的电子束曝光系统等先进的微加工技术，加工和制备出室温下具有高磁电阻比值、稳定性好、重复性好、低电阻的亚微米、纳米尺度的图型化磁性隧道结。利用项目组的AFM/MFM磁力原子力显微镜、以及英国国际合作方的磁光克尔效应测试系统，观测和研究纳米环和纳米椭圆环状磁性隧道结的微结构和磁畴结构；利用物理所的高分辨扫描和透射电镜 (HRSEM、HRTEM)，研究纳米环和纳米椭圆环磁隧道结的形貌、界面、缺陷等微结构性质。利用项目组自行研制、开发和搭建的磁电阻测量设备和磁学国家重点实验室的PPMS，测试、分析和研究纳米环和纳米椭圆环磁隧道结在室温和低温下的磁电阻曲线和其它磁电性质。利用第一性计算原理方法、LLG微磁学计算方法等，计算和分析磁性隧道结的磁电输运性质和极化电流驱动、自旋转力矩效应，并应用到纳米环和纳米椭圆环磁隧道结自由层磁矩的翻转、磁随机存储器存储单元的磁化状态切换以及二进制信息存储过程中。一方面，本项目组基于实验室纳米加工条件，进行纳米环和纳米椭圆环状磁性隧道结材料及其阵列的制备，研究纳米环和纳米椭圆环磁性隧道结作为存储单元的功能特性，为纳米环磁性隧道结阵列和CMOS电路相互间的集成和匹配，进行存储单元材料和器件物理研究。另一方面，中芯国际将依托先进的8英寸硅片半导体集成电路制备工艺技术和已有设备，尝试优化一种制备外直径在100至200纳米之间、环宽在25至50纳米之间的纳米环磁性隧道结的深紫外曝光图案化方法，以便为委托国内外公司加工制备适用于纳米环磁随机存储器演示芯片的后续磁性制备工艺提供技术标准。同时，中芯国际将努力开发大面积制备半导体硅量子点阵列的工艺技术，以便能结合8英寸硅片深亚微米半导体集成电路制备工艺条件，研制1K或4K半导体硅量子点存储器的演示芯片。本项目立足于现有的工作基础和设备条件，充分利用南京大学固体微结构物理国家重点实验室的现有分析手段，超薄Si层的淀积、有序、可控nc-Si量子点的形成，高介电常数介质膜的制备，微结构和界面性质的检测到单电子存储效应的测量都可以在南京大学完成。中芯国际将采用八英寸晶圆生产线和0.13微米工艺技术，制备出能满足演示芯片研制的CMOS电路，与南京大学合作研制1K或4K浮置栅nc-Si量子点存储器演示芯片。【可行性和创新性分析】 过去五年时间里，课题组一基于4英寸硅片、10微米线宽工艺技术及其半导体CMOS电路设计，已初步进行了纳米环磁性隧道结及其纳米环磁随机存储器的应用基础和器件原理研究工作，已从材料和物理上可以确认自旋极化电流驱动此类新型磁随机存储器存储单元读和写的可行性及可靠性。20052008年已提交了7项有关纳米环和纳米椭圆环磁性隧道结及其纳米环和纳米椭圆环磁随机存储器的中国发明专利申请，其中核心发明内容已提交一个国际专利申请，2007年进入PCT状态。在磁随机存储器的器件设计和研究方面，2008-2009年已获4项中国发明专利授权和1项国际专利授权。这些前期探索和工作进展为我们进一步开展本项目的研究，赢得了良好的开端，奠定了扎实的前期工作基础。前五年研究工作中，我们对有关纳米椭圆环状磁性隧道结的材料优化和器件物理基础，尚未展开深入系统的研究。因此，该项目中我们可以从材料、物理、工艺、研究团队和制备工艺及经验上，并行开展有关纳米环和纳米椭圆环状磁性隧道结的材料、物理及其器件物理的研究探索，保证本项目研究内容的创新性以及顺利实施和按期完成。课题二的创新性研究将体现在： (1) nc-Si浮置栅FET单电子存储器工作原理是利用nc-Si量子点中分立能级上电子的静电耦合作用来控制沟道电流的变化，这种单电子存储效应受到nc-Si量子点中三维限制效应和库仑阻塞的共同作用，这完全不同于常规FET中电子的连续迁移的机制。(2) 在nc-Si量子点存储器中，nc-Si晶粒的尺寸、形状取向、结晶性和缺陷等，将强烈地影响存储电子的势能、隧穿效率和库仑阻塞能的大小。采用我们提出的激光限制结晶原理制备的nc-Si晶粒，不但尺寸可控、排列有序、形状一致，而且结晶性也好，这有利于提高存储器的性能。(3) 在本研究组能制备层状nc-Si量子点结构技术的基础上，提出一种利用量子点之间电荷转移实现信息存储的新途径。这不同于常规的利用量子点与沟道之间的电荷转移机理，从而提高了存储性能和工作速度。(4)传统的二氧化硅介电质被高K材料代替。高K材料对电子泄漏的阻隔效果比二氧化硅强10000倍，电子泄漏基本被阻断，新的栅介质层的介电常数必须比二氧化硅要大，介质层的介电常数越大，膜的厚度就可以越大，就可以更好地减小漏电流和杂质扩散。由于本项目可以依托第三课题组中芯国际的八英寸半导体工艺现和深亚微米制备工艺技术，加工制备CMOS电路，并协同第一课题组进一步研究纳米环磁性隧道结和单个晶体管的相互匹配性，研究纳米环磁性隧道结及其阵列与CMOS电路布线的半导体集成方式与工艺等问题，协同研制1K或4K纳米环磁随机存储器的演示芯片。同时，项目第二课题组将努力开发大面积制备半导体硅量子点阵列的工艺技术，以便能结合中芯国际的8英寸硅片深亚微米半导体集成电路制备工艺条件，研制1K或4K半导体硅量子点存储器的演示芯片。另外通过委托国外公司做部分后续磁性工艺代加工，来协作本项目制备纳米环磁随机存储器的演示芯片。因此，该项目只要经费支持到位，将有极大的可实现性。纳米环磁随机存储器和半导体硅量子点存储器的演示芯片一旦研制成功，可以为今后国内企业掌握先进磁随机存储器(MRAM) 和半导体硅量子点存储器的制备技术、增加固态数据非易失性存储器的多样性和可选性，为开发新型高科技磁随机存储器件产品、促进国内外企业和经济的发展，能提供有自主知识产权的存储材料、关键制备技术、原理型器件设计结构和专业技术人才储备。能为促进新型纳米自旋存储器件和IT新技术的发展，在国际上做出有中国知识产权的实质性贡献。【课题设置和相互关系】由上所述，本项目纳米磁性自旋存储器和半导体量子点存储器的研制及其器件物理研究，拟重点研究和集中发展最具有代表性和重要应用价值的两种基于自旋和量子效应的纳米磁性随机存取存储器和纳米半导体随机存储器及逻辑器件。该项目五年专项经费概算核定数为2400万元，共有49位研究人员和博士及硕士研究生参加该项目研究。本项目研究目前设三个课题。中国科学院物理研究所的詹文山研究员负责课题一：纳米磁性自旋存储器的研制和器件物理研究，五年经费预算投于1149.6万元(占总经费的47.90%)，课题一共有有25位职员和硕博研究生参加课题研究；南京大学物理系的马忠元副教授负责课题二：半导体硅量子点存储器的研制和器件物理研究，五年经费预算投于450万元(占总经费的18.75%)，共有10位在职人员和硕博研究生参加课题研究；中芯国际集成电路制造(上海)有限公司的常务副总裁季明华博士负责课题三：纳米磁性自旋存储器及半导体量子点存储器的集成和制造，五年经费预算投于800.4万元(占总经费的33.35%)，共有14位在职工程技术人员参加演示芯片的工艺制备。该项目依托单位为中芯国际集成电路制造(上海)有限公司，季明华博士同时担当该项目的总负责人，主管项目的协调和管理工作，同时侧重器件的1K或4K随机存储器芯片的研制工作。三个课题分别以研制存储单元在100纳米尺度下的原理型数据非易失性存储器和芯片为目标，都需要采用和结合纳米结构和纳米新材料及纳米加工制备技术，都需要以半导体晶体管控制开关技术和CMOS电路为依托，在研究和制备过程中有相互借鉴的工艺过程和流程，可以相互促进研究和同期发展。另外，三个课题组将相互参照和对比研究两类磁和半导体(纳米环磁随机存储器、硅量子点存储器)存储材料和器件的设计及研制，共享可以通用的设备资源、人力物力、和稀有紧缺及被限制进口的贵重靶材和材料及电子元器件等。三个研究课题互相之间既有一定的独立性，又相辅相成。即相互提供目标需求和改进标准，又相互提供优化标准和发展促动力，最终完成原理型器件的设计。三个课题组将开展定期相互学术交流和技术研讨，将相互合作支援、进程监督和学术激励，期间将适时提交发明专利申请，确保获得有知识产权的存储单元材料和器件整体结构设计的创新性研究成果，力争共同按期完成研究内容和任务。通过该项目的实施，两类原理型存储器件的设计和制备工艺过程被贯通后，以后一旦能产业化和实用化，可以相互补充，以满足国家发展信息工业和技术所需要的多种非易失性固态存储器的可选择性。四、年度计划利用项目组自行研制、开发和搭建的磁电阻测量设备以及磁学国家重点实验室的SQUID和PPMS，对比研究和优化制备纳米环和纳米椭圆环磁性隧道结的材料，重点测试、分析和研究纳米环和纳米椭圆环磁性隧道结在室温和低温下的磁电特性；利用项目组的AFM/MFM磁力原子力显微镜、以及磁光克尔效应测试系统，观测和研究纳米环和纳米椭圆环状磁性隧道结的微结构和磁畴结构；利用物理所的高分辨扫描和透射电镜 (HRSEM、HRTEM)，研究纳米环和纳米椭圆环磁隧道结的形貌、界面、缺陷等微结构性质；利用第一性计算原理方法、LLG微磁学计算方法等，计算和分析磁性隧道结的磁电输运性质和极化电流驱动、自旋转力矩效应，并应用到纳米椭圆环磁隧道结自由层磁矩的翻转、磁随机存储器存储单元的磁化状态切换以及二进制信息存储过程中。研究基于纳米环和纳米椭圆环磁性隧道结分别作为存储单元的新型纳米环磁随机存储器(Nanoring MRAM)原理型器件的最优设计。通过与中芯国际公司合作以及委托国内外公司代加工的方式，研制出基于自旋极化电流驱动和纳米环磁性隧道结作为存储单元的1K或 4K MRAM演示芯片。利用单层或多层量子结构和耦合量子点特性，提出一种利用量子点之间电荷转移实现存储信息的新途径，研制出基于单层和多层硅量子点材料作为存储单元的1K或4K浮置栅nc-Si量子点存储器演示芯片。(1) 2010年：利用项目组从日本真空引进的超高真空、高稳定和低溅射速率的多功能磁控溅射仪(MPS4000HC7型)，重点优化和制备高性能钉扎型Al-O势垒磁性隧道结的纳米多层膜，例如：一种结构为Ta(5 nm)/Cu(20 nm)/Ru(5 nm)/Ir-Mn(10 nm)/Co-Fe(4 nm)/Al-O(d nm)/Co-Fe-B(2.5 nm) /Ru(5 nm)/Cu(10 nm)/Ta(5 nm)的磁性隧道结，等等。利用项目组的超短波紫外光光刻机、离子束刻蚀机和物理所微加工实验室的细聚焦离子束刻蚀系统等先进的微加工技术，制备出室温下具有高磁电阻比值、稳定性好、重复性好、低电阻的纳米环和纳米椭圆环磁性隧道结。纳米环和纳米椭圆环外环的短轴在100至200 nm左右，环宽在25至50纳米范围，椭圆环外环的短轴和长轴之比A:B控制在1:1至1:2之间。为原理型磁随机存储器的研制奠定存储单元的材料基础。利用项目组自行研制、开发和搭建的磁电阻测量设备和磁学国家重点实验室的PPMS，测试、分析和研究纳米环和纳米椭圆环磁隧道结在室温和低温下的磁电阻曲线和其它磁电性质。制备出的纳米硅量子点尺寸达到1020纳米，尺寸偏差为10，纳米硅的密度可达到1011/cm2以上。(2) 2011年： 重点优化和制备高性能非钉扎型的基于非晶Al-O势垒的三明治结构纳米环和纳米椭圆环磁性隧道结。环宽在25至50纳米范围，纳米椭圆环外环的短轴在100至200 nm左右，椭圆环外环的短轴和长轴之比A:B控制在1:1至1:2之间。采用非晶Al-O势垒的三明治结构纳米椭圆环磁性隧道结，有可能避免反铁磁钉扎材料中Mn原子在300 oC以上热处理过程中引起的热扩散等问题。 例如：首先利用磁控溅射技术制备一种结构为Ta(5 nm)/Cu(20