微机原理第四章《存储系统》课件知识点讲解要点归纳

第四章存储系统 1 一 概述1 基本概念存储器是计算机系统的重要组成部分 存储器有主存储器与辅助存储器之分 主存储器 又称内存储器 即内存 用来存放程序和数据 CPU在工作过程中 要频繁地与主存储器交换信息 因此主存储器的性能在很大程度上影响整个计算机系统的性能 目前 广泛采用的主存储器是按地址访问的 即一维线性存储器 它由许多存储元构成 存储元是存储器的最小单位 一个存储元可存放一位二进制信息 若干存储元构成一个存储字 通常存储字与机器字长相同 2 主存储器的主要技术指标 1 存储容量指存储器所能存储的二进制信息的总位数 SM W L bit Byte L 主存储器字长 B b W 主存储器总字数对于m个并行工作的存储体SM m W L bit Byte 第四章存储系统 2 2 存取速度CPU在工作过程中 要频繁地与主存储器交换信息 因此机器运算速度在很大程度上取决于主存储器的存储速度 主存储器的速度通常可用访问时间TA 存取周期TM和存储器频宽Bm等三个参数来描述 访问时间TA 访问时间 是指从CPU向存储器发出读命令开始 到存储器读出信息为止所需要的时间 其值越小 存取速度越快 存取周期TM 存取周期 又称 访问周期 读周期 写周期 它是指连续两次访问存储器所需要的最小时间间隔 显然TA包含在TM中 一般TM TA 对于破坏性读出的存储器 TM 2TA 存储器频宽Bm是指连续访问存储器时 存储器所能提供的数据传送速率 第四章存储系统 3 3 存储器的层次结构计算机系统中 对存储器的要求是 大容量 高速度 低成本 一级存储系统 很难同时满足上述三个要求 一般来说 存储器速度很高 存储容量就不可能很大 成本也不会很低 若存储容量很大 存取速度就不可能很高 成本也不可能很低 为了满足上述三个要求 可将具有不同性质的多级存储器构成存储层次 1 二级存储层次结构 第四章存储系统 4 1 三级存储层次结构 辅助存储器 第四章存储系统 4 常驻内存程序 操作系统监控程序病毒 防病毒 第四章存储系统 5 4 存储器的分类可根据存储器的不同特性 对存储器进行分类 根据使用的存储元 半导体存储器和磁性存储器 根据存储器的读写方式 RAM和ROM 根据对存储器的访问方式 按地址访问存储器和按内容访问存储器 根据信息的可保存性 永久性存储器 非永久性存储器 根据读出方式 破坏性读出存储器和非破坏性读出存储器 根据存取方式 随机存储器 顺序存储器和半顺序存储器 第四章存储系统 6 二 半导体读写存储器半导体读写存储器又称随机存储器 是非永久存储器 常作为计算机系统的主存储器 根据使用的器件 半导体读写存储器分为 MOS存储器和双极型存储器 前者使用MOS管 后者使用双极型晶体管构成存储元 一般情况下 MOS存储器的存取速度较慢 但存储容量大 适合作主存储器 双极型存储器访问速度快 但容量较小 适合作Cache存储器 1 MOS存储器的存储元电路MOS存储器根据存储元的结构分为静态MOS存储器 SRAM 和动态MOS存储器 DRAM 6管静态MOS存储元4管动态MOS存储元单管动态存储元 破坏性读出动态存储器 静态存储器的区别 第四章存储系统 6 2 双极型存储器的存储元电路双极型存储器主要特点访问速度快功耗大集成度低存储容量小系统中用来作Cache双极存储元根据不同的电路结构有TTL基本存储元和ECL 射极耦合 基本存储元 第四章存储系统 7 3 半导体存储器的构成存储矩阵地址译码与驱动存储控制电路读写电路4 静态MOS随机存储器芯片举例Intel2114CS WE5 动态MOS随机存储器芯片举例Intel21166 动态存储器的刷新方式集中式刷新方式分散式刷新方式异步式刷新方式 第四章存储系统 8 7 半导体存储器与CPU之间的连接 位扩展法内存要求64K 8芯片64K 2字扩展法内存要求64K 8芯片16K 8字位扩展法内存要求64K 8芯片32K 4译码器简介 片选 地址 数据 控制 读写 电压 地 工作主频 第四章存储系统 9 半导体存储器与CPU之间的连接举例 例一 某计算机可输出数据线8条 D7 D0 地址线20条 A19 A0 控制线一条 WE 目前使用的存储空间为48KB 其中16KB为只读存储器ROM 拟采用8K 8 位 的ROM芯片 32KB为RAM 拟采用16K 4 位 的RAM芯片 1 需要两种芯片各多少片 2 画出CPU与存储器间的连接图 译码器自定 3 写出ROM和RAM的地址范围 解 1 需ROM芯片 16KB 8 8K 8 2 片 需RAM芯片 32KB 8 16K 4 4 片 第四章存储系统 10 半导体存储器与CPU之间的连接举例 例二 某计算机CPU可寻址的最大存储空间64KB 存储器按字节编址 CPU数据总线宽度为8位 可提供一个控制信号RD 目前系统中使用的存储容量为8KB 其中4KB为ROM 拟采用容量为2K 8 位 的ROM芯片 其地址范围为0000H 0FFFH 4KB为RAM 拟采用容量为4K 2 位 的RAM芯片 其地址范围为4000H 4FFFH 1 需要ROM和RAM芯片各多少片 2 画出CPU与存储器间的连接图 译码器自定 3 写出ROM和RAM的地址范围 第四章存储系统 11 三 半导体只读存储器只读存储器 ROM 是指一般情况下只能读出 不能写入的存储器 要写入时必须采取特殊的方式 ROM中的信息 一旦写入 将永久保持 根据不同的制造工艺 只读存储器可分为ROM PROM EPROM和E2PROM等多种类型 1 掩模式只读存储器 ROM 这种存储器由工厂生产时一次性写入信息 不允许使用者作任何修改 结构简单 可靠性高 价格低 但灵活性差 不允许修改 2 可编程只读存储器 PROM ProgrammableROM 允许用户一次性写入信息的只读存储器 一经写入 不允许修改 3 可擦除可编程只读存储器 EPROM ErasableProgrammableROM 可用紫外线擦除 允许用户多次性写入信息的只读存储器 灵活性好 第四章存储系统 12 4 电可擦除可编程只读存储器 EPROM ElectricallyErasableProgrammableROM 功能与EPROM类似 但它是可用电擦除 允许用户多次性写入信息的只读存储器 使用更灵活方便 四 并行主存系统由于CPU工作过程中要频繁地与主存储器交换信息 因此主存的访问速度成为计算机系统速度的 瓶颈 因此如何加快主存储器的速度是计算机设计者追求的目标 在各种计算机系统中 为加快主存储器速度 大都采取以下几种措施 采用高速器件以尽可能缩短存储器的访问周期TM 加长存储器的字长 采用并行主存系统以提高存储器的等效速度 在CPU与主存储器间增设一级高速缓冲存储器 第四章存储系统 13 1 单体多字并行主存系统常规的主存储器是指单体单字存储器 它只包含一个存储体 访问一次存储器只能读 写一个存储字的信息 下图是一个4K 8 位 的单体单字存储器结构 若将其存储体分成4部分 每部分包含1K 8 位 的存储空间 便构成4字并行主存系统 0 1 1023 第四章存储系统 14 CPU需要访问存储器时 仍需提供12位地址码 在存储器内部控制部件控制下 只需用高端的10位地址码去访问存储器的地址 于是访问存储器可读 写4个字的信息 低端的2位地址码用来控制将4个数据字分时使用总线 可以看出 单体四字并行主存系统的等效速度是单体单字主存系统的4倍 但要达到这个要求是有条件的 同时读出的4个字地址必须是特定的连续地址 如0 1 2 3或4 5 6 7或1020 1021 1022 1023等 第四章存储系统 15 2 多体交叉并行主存系统若在上述单体多字主存系统基础上 为每个存储体设置独立的地址寄存器 使之成为4个独立的容量为1K 8 位 的存储体 于是容量为4K 8 位 的4体交叉并行主存系统结构如下图 第四章存储系统 16 由于4个分体各有自己的地址寄存器 CPU访问存储器时 可提供4个不同的12位地址码 在主存控制部件的控制之下 可将4个地址的高端10位分别送到4个分体的地址寄存器中 低2位地址便是它们的分体号 于是经过一个访问周期可从4个分体中分别读 写4个字的信息 4体交叉并行主存系统的等效速度是单体单字主存系统的4倍 但要达到这个要求也是有条件的 即必须要求访存的4个地址分步在不同的分体中 否则将产生 分体冲突 所谓 分体冲突 是指CPU所提供的访问存储器的4个地址中 有2个或2个以上位于同一个分体中 在不产生分体冲突的情况下 4体交叉并行主存系统的等效速度可提高到4倍 各分体中地址通式 4i 3 4i 2 4i 1 4i 0 举例 CPU访存地址流为 00CH 003H 009H FFEH FFFH 005H 006H 019H FFDH 需几次访问4体交叉并行主存系统 1 00CH 003H 009H FFEH 2 FFH 005H 006H 3 019H 4 FFDH 第四章存储系统 17 五 高速缓冲存储器1 高速缓冲存储器的基本思想在CPU与主存储器之间增设一级高速缓冲存储器 Cache 构成 Cache 主存 存储层次 结构如下图 第四章存储系统 18 在上述存储系统中 cache的速度可与CPU接近 但容量比较小 其内容是主存某部分地址中内容的副本 而不是内存内容的扩充 CPU需要访问存储器时 用访问主存地址同时访问cache和主存储器 若该地址已在cache中 则称作 cache命中 则以访问cache的速度代替了访问主存 反之 若cache不命中 则仍然访问主存 若cache的命中率达100 则访问主存的速度提高为访问cache的速度 达到提高主存等效速度的目的 设置cache的存储系统中 主要追求的目标是尽量提高cache的命中率 2 cache与主存储器之间的地址变换为加快cache与主存之间的地址变换速度 将cache和主存储器分成同样大小的块 每块可包含几个 十几个或几十个存储字 显然 主存中的块数会比cache中的块数多得多 例如 某系统中主存容量64KB 而cache容量为1KB 若16个字节为1块 则主存中共有4K块 而cache中只有64块 任何时候主存储器中最多只有64块信息进入cache中 成为主存这片地址中所存信息的副本 通常使主存和cache的块内地址保持一致 于是cache与主存之间的地址变换就简化为块号的变换 它们的地址结构如下图 第四章存储系统 19 CPU访问存储器时提供的是主存地址 首先需要进行地址变换 块内地址部分可直接送至cache地址中 主存的块号应变成cache的块号后才能置入cache地址中 同时 判定cache是否命中 若命中 则地址变换后用cache地址直接访问cache 若不命中 则一方面用主存地址直接访问主存 另一方面 将含有该地址的一块信息 从主存调入cache中 以备CPU下次访问存储器时cache能命中 为此应在系统中设置一个主存块号与cache块号的对照表 为适应高速度要求 通常采用按内容访问的相联存储器来存放此对照表 第四章存储系统 20 3 相联存储器相联存储器 Content AddressedMemory简称CRM 与常规存储器相比 突出的特点是访问相联存储器时 不需提供地址 而是提供需要存取的内容 因此它是按内容访问的存储器 引入相联存储器 主要是为了解决查表速度问题 表格放在常规存储器中 采用顺序 折半 散列查找 查询速度慢放在相联存储器 按关键字与表中各个字的内容并行比较 查询速度快确切地说 相联存储器是按内容并行比较 按地址读 写的存储器 1 相联存储器的基本存储元 2 相联存储器的构成存储体检索寄存器屏蔽寄存器符合寄存器代码寄存器 第四章存储系统 21 六 虚拟存储系统虚拟存储器 VirtualMemory 的提出 主存容量不够大 从而限制机内可运行程序的大小解决程序比主存容量大的问题虚拟存储系统中主存储器称为 实存 虚存空间是比实存空间大得多的空间 它取决于所能提供的地址字的长度机器字长32位 则虚存空间位232 4GB 1 虚拟存储器的构成 第四章存储系统 22 2 虚拟存储器中的地址结构及其转换在虚拟存储系统中 用户程序使用的是虚地址 而主存空间所具有的实地址 一般情况下 虚地址比实地址长 当用户使用虚地址访问存储器时 要将虚地址变换为实地址 地址变换过程与采用的存储管理方式有关 常用的有页式管理 段式管理和段页式管理三种方式 1 页式管理方式将实存和虚存空间机械地分成许多同样大小的页 即也内地址长度相同 虚地址和实地址均由两部分组成 如下图 虚地址变换成实地址的过程为页内地址直送 虚页号变换成实页号的过程 第四章存储系统 23 CPU用虚地址Nvr访问存储器时 首先要判断该虚页是否已调入实存中 若其已经在实存中 称作 实存命中 将虚页号Nv变成实页号nv 即可形成实地址nvr去访问实存 若实存不命中则需要将包含该地址的一页信息从辅存调入实存后才能去访问实存 为此 需要为每个用户建立一个页表 表中包括虚页号 实页号 装入位等信息 且该页表是从辅存向实存调入信息时写入的 页表中的实页号就是虚页调入实存时的起始地址 装入位用来表示该虚页当前是否已在实存中 例 某系统存储器按字节编址 虚地址长32位实地址长20位 每4KB为一页 第四章存储系统 24 注意事项 上述页表需要给每个用户设置一个 整个系统还需设置一个页面分配表 供所有用户公用 此表记录当前各个实页面的使用情况 表项包括实页号 用户号 装入位 历史位 修改位等 表的行数就是实存的页数 此外 由于虚地址是逻辑地址而不是辅存实地址 因此当主存不命中时 还要将虚地址变成辅存实地址 然后才能从辅存中调出这页写入实存中 因此虚拟存储器中 虚地址与辅存实地址间的变换也是必不可少的 辅存实地址的格式与其所采用的存储设备有关 以磁盘为例 虚地址与辅存实地址间的变换过程如下 磁盘存储器的实地址格式如下 第四章存储系统 25 为简单起见 可使扇区大小与页面大小相同 于是虚地址与辅存实地址之间的变换就成了虚页号NV与辅存实页号NDV之间的变换 同样可采用设置页表的方法来实现 为区别 可将虚地址变成辅存实地址的页表称作 外页表 而前述的虚地址变成主存实地址的页表称作 内页表 外页表很大 通常放在辅存中 第四章存储系统 26 2 段式管理方式 3 段页式管理方式3 替换算法随机算法先进先出算法 FIFO近期最少使用算法 LRU LeastRecentlyUsed 4 虚拟存储器工作的全过程在虚拟存储器中 CPU用虚地址访问存储器 首先查询内页表 判定实存是否命中 若命中 则从内页表中得到实存页号与页内地址拼接起来构成访问实存的实地址若不命中 则需要完成三项任务向CPU发出缺页中断查外页表 得到该页的辅存实页号 并用该页号去访问