数字设计原理与实践第四版习题答案.ppt

数字逻辑设计及应用习题第七章 通信与信息工程学院DSP教研室王坚 习题7 4 S R锁存器原理图 通信与信息工程学院DSP教研室 2 31 习题7 4 通信与信息工程学院DSP教研室 3 31 习题7 5 通信与信息工程学院DSP教研室 4 31 在S R锁存器中 当S和R都为1时 Q与QN都被强制为0 一旦取消某一个输入 则两个输出重新回到通常的互补状态 但是 若两个输入同时取消 则锁存器将进入振荡状态或亚稳态 习题7 5 通信与信息工程学院DSP教研室 5 31 习题7 6 通信与信息工程学院DSP教研室 6 31 习题7 6 通信与信息工程学院DSP教研室 7 31 习题7 7 通信与信息工程学院DSP教研室 8 31 习题7 8 通信与信息工程学院DSP教研室 9 31 S R锁存器真值表 74x74D触发器真值表 习题7 8 通信与信息工程学院DSP教研室 10 31 习题7 10 通信与信息工程学院DSP教研室 11 31 主从J K触发器 74x74D触发器真值表 习题7 10 通信与信息工程学院DSP教研室 12 31 当有效边沿到来时 触发器的状态可由J K输入状态决定 所以等价于用边沿D触发器来设计边沿J K触发器 习题7 10 通信与信息工程学院DSP教研室 13 31 注意 当在C 1高电平期间 JK发生变化的话 此时当C由1变为0时 触发器的输出状态就应考虑整个C 1期间的JK输入的变化过程 也就是考虑主从J K触发器的 1钳位 和 0钳位 特征 此时 不能用边沿的D触发器来进行设计 习题7 12 通信与信息工程学院DSP教研室 14 31 激励方程 输出方程 习题7 12 通信与信息工程学院DSP教研室 15 31 激励 转移表 状态 输出表 习题7 18 通信与信息工程学院DSP教研室 16 31 激励方程 习题7 18 通信与信息工程学院DSP教研室 17 31 激励 转移表 状态表 习题7 20 通信与信息工程学院DSP教研室 18 31 激励方程 输出方程 习题7 20 通信与信息工程学院DSP教研室 19 31 激励 转移表 状态 输出表 习题7 21 状态A 未包含 状态B 当且时 将同时向状态A和C转移 当且时 将同时向状态A和B转移 当且时 将同时向状态A和D转移 状态C 正确 状态D 未包含 被重复包含 通信与信息工程学院DSP教研室 20 31 习题7 41 由上图可得功能表如下 通信与信息工程学院DSP教研室 21 31 由功能表可看出 与D锁存器一致 习题7 41 少了一个反相器 上图中 D只需驱动1个与非门 而课本上 D需驱动2个与非门 所以相比课本上的图 上图可以降低D输入端的输入驱动能力 通信与信息工程学院DSP教研室 22 31 习题7 43 通信与信息工程学院DSP教研室 23 31 习题7 46 通信与信息工程学院DSP教研室 24 31 状态 输出表 由于使用的是D触发器 所以状态 输出表也等价于转移 激励表 习题7 46 通信与信息工程学院DSP教研室 25 31 对于D1 Q1Q2 X 习题7 46 通信与信息工程学院DSP教研室 26 31 对于D2 Q1Q2 X 习题7 46 通信与信息工程学院DSP教研室 27 31 对于输出Z Q1Q2 X 习题7 52 通信与信息工程学院DSP教研室 28 31 状态 输出表 输出方程 习题7 52 通信与信息