存储器和可编程逻辑器件.ppt

第十四章存储器和可编程逻辑器件 主要由与阵列 或阵列 输出缓冲级等部分组成 为大规模组合逻辑电路 二 半导体存储器的类型与特点 只读存储器 ROM 即Read OnlyMemory 随机存取存储器 RAM 即RandomAccessMemory 主要由地址译码器 存储矩阵 读 写控制电路等部分组成 为大规模时序逻辑电路 一 半导体存储器的作用 存放二进制信息 ROM是只读存储器 在正常工作时 其内存数据只能读出 而不能写入 但断电后其内部数据不会丢失 常用于存放一些不变的数据 如一些重要的常数 系统管理程序等 RAM是随机存取存储器 既能读出信息又能写入信息 但断电后其数据将丢失 它用于存放一些临时数据和中间处理数据结果 如计算机内存 14 1概述 按数据写入方式不同分 其存储数据在制造时确定 用户不能改变 用于批量大的产品 其存储数据由用户写入 但只能写一次 用户可以多次改写存储的数据 ROM的类型及其特点 14 2只读存储器ROM 14 2 1ROM的电路结构 由地址译码器 存储距阵和输出缓冲器组成 存储器的存储容量为2n m字位 1 电路组成 14 2 2固定ROM的工作原理 一 二极管ROM 1 电路组成 一 二极管ROM 在W3 W0中任一个输出高电平时 则在D3 D04条线上输出一组4位二进制代码 每组代码表示一个字 2 读数 一 二极管ROM 可见 1 交叉处接有二极管的相当于存储1 没有接二极管的相当于存储0 2 当某字线被选中时 相应存储单元数据从位线D3 D0输出 交叉点的数目表示存储器存储容量 存储容量 字数 位数 存储矩阵可简化表示为 字线数 位线数 3 输出逻辑表达式 由此可看出 D3 D0都为最小项之和 最小项由译码器产生 而和项由或门产生 因此 二极管ROM是由译码器的与阵列和存储矩阵的或阵列级联而成的 二 MOS管ROM 有二极管的地方对应换成了NMOS管 PROM出厂时 全部熔丝都连通 全部存储单元相当于存储1 用户在编程时 可根据要求 借助编程工具将不需要存储单元中的熔丝烧断即可 熔丝烧断后不可恢复 故PROM只能进行一次性编程 14 2 3可编程只读存储器 PROM 用一个特殊的浮栅MOS管替代熔丝 EPROM只能整体擦除 擦除时间较长 E2PROM中的存储单元可逐个擦除逐个改写 它的编程和擦除都用电信号完成 速度比EPROM快得多 14 2 4可擦除可编程只读存储器 EPROM 由于PROM中的地址译码器为固定的与阵列 输出为输入地址变量的全部最小项 存储矩阵为可编程的或阵列 它输出的为相应的输入最小项的和 为标准与 或表达式 而任何组合逻辑函数都可变换为标准与 或式 因此 用PROM可实现组合逻辑函数 14 2 5PROM的应用 例 试用PROM构成一个1位全加器 解 1 设在第i位的二进制数相加 输入变量为被加数Ai 加数Bi 低位来的进位数为Ci 1 输出为本位和Si 向相邻高位的进位数为Ci 由此可列出全加器的真值表 2 画出用PROM实现的逻辑图 14 3 1RAM的电路结构 14 3随机存储器 14 3 1RAM的电路结构 14 3 2RAM中的存储单元 一 静态随机存取存储器 SRAM 的存储单元 1 电路组成 一 静态随机存取存储器 SRAM 的存储单元 1 电路组成 一 静态随机存取存储器 SRAM 的存储单元 2 工作原理 读操作 在X 1 Y 1时 V5 V6和V7 V8都导通 触发器和位线接通 数据线和位线也接通 这时 触发器中存储的数据通过数据线读出 一 静态随机存取存储器 SRAM 的存储单元 2 工作原理 二 动态随机存取存储器 DRAM 的存储单元 静态RAM存储单元的主要缺点是静态功耗大 使集成度受到限制 采用动态MOSRAM可克服这个缺点 动态RAM存储单元是利用MOS管栅极与源极之间的高阻抗及栅极电容来存储信息的 由于电容存在漏电 栅极电容上存储的信息不可能长期保存 为了防止信息丢失 必须定时给电容补充电荷 二 动态随机存取存储器 DRAM 的存储单元 二 动态随机存取存储器 DRAM 的存储单元 14 3 3RAM的扩展 一 RAM的位扩展 二 RAM的字扩展 如字数和位数都不够用 则可将字数和位数同时进行扩展 便组成了大容量的存储器 半导体存储器由许多存储单元组成 每个存储单元可存储一位二进制数 根据存取功能的不同 半导体存储器分为只读存储器 ROM 和随机存取存储器 RAM 两者的存储单元结构不同 ROM属于大规模组合逻辑电路 RAM属于大规模时序逻辑电路 小结 ROM用于存放固定不变的数据 存储内容不能随意改写 工作时 只能根据地址码读出数据 断电后其数据不会丢失 ROM有固定ROM 又称掩膜ROM 和可编程ROM之分 固定ROM由制造商在制造芯片时 用掩膜技术向芯片写入数据 而可编程ROM则由用户向芯片写入数据 可编程ROM又分为一次可编程的PROM和可重复改写 重复编程的EPROM和E2PROM EPROM为电写入紫外擦除型 E2PROM为电写入电擦除型 后者比前者快捷方便 可编程ROM都要用专用的编程器对芯片进行编程 RAM由存储矩阵 译码器和读 写控制电路组成 它可以读出数据或改写存储的数据 其读 写数据的速度很快 因此 RAM多用于需要经常更换数据的场合 最典型的应用就是计算机中的内存 但是 RAM断电后数据将全部丢失 RAM可位扩展或字扩展 也可位 字同时扩展 通过扩展 可由多片小容量的RAM构成大容量的存储器 RAM有静态RAM和动态RAM之分 静态RAM 即SRAM 的存储单元为触发器 工作时不需刷新 但存储容量较小 动态RAM 即DRAM 的存储单元是利用MOS管具有极高的输入电阻 1010 在栅极电容上可暂存电荷的特点来存储信息的 由于栅极电容存在漏电 因此工作时需要周期性的对存储单元进行刷新 是一种可由用户对其进行编程的大规模通用集成电路 ProgrammableLogicalDevice 简称PLD 可编程逻辑器件的概念与设计流程 14 4可编程逻辑器件 可编程逻辑器件的优点 可编程逻辑器件的分类 输入缓冲电路用以产生输入变量的原变量和反变量 并提供足够的驱动能力 14 5 1PLD的基本结构 14 5可编程逻辑器件的基本结构 由多个多输入与门组成 用以产生输入变量的各乘积项 由多个多输入与门组成 用以产生输入变量的各乘积项 由多个多输入或门组成 用以产生或项 即将输入的某些乘积项相加 由PLD结构可知 从输出端可得到输入变量的乘积项之和 因此可实现任何组合逻辑函数 再配以触发器 就可实现时序逻辑函数 1 输入和输出缓冲器的逻辑表示法 14 5 2PLD器件的表示法 2 阵列交叉连接的逻辑表示 3 与门和或门的逻辑表示法 4 与门的缺省状态 当输入缓冲器的互补输出同时接到一个与门的输入端时 这时与门输出总为0 这种状态称为与门的缺省状态 14 6 1PAL的基本结构 采用熔丝工艺制造的一次性可编程逻辑器件 14 6可编程逻辑器件PLC 14 6 2PAL的输出和反馈结构 这是一种简单的与 或结构 又称为基本组合逻辑结构 它的输出由输入决定 仅适用于设计组合逻辑电路 不加反相器时 或门输出为高电平有效 如或门输出加一个反相器 输出为低电平有效 一 专用输出结构 输入项 输出端三态反相器中的使能控制信号是由与阵列中的第一个与项提供的 当使能控制信号为高电平时 I O端为输出端 信号输出的同时也经反馈缓冲器把输出信号反馈到与阵列的输入端 因此可实现时序逻辑设计 当使能控制信号为低电平时 输出三态门为高阻态 此时I O端为输入端 外部输入信号通过反馈缓冲器反馈到与阵列的输入端 二 可编程输入 输出结构 D触发器 三 寄存器输出结构 四 异或 寄存器输出结构 反馈选通电路 五 算术选通反馈结构 PAL16L8N 阵列输入端数 PAL 可编程阵列 封装 H 高电平有效 输出方式 部分 输出端数 N 塑封双列直插 J 陶瓷双列直插 NL 塑料简封双列 NS 陶瓷简封双列 L 低电平有效 R 寄存器 X 异或寄存器 PAL 16 L 8 N PAL器件的命名方法 14 7 1GAL的总体结构 一 PAL和GAL的比较 相同点 基本结构都是与阵列可编程 或阵列固定 不同点 GAL是E2PROM工艺 可进行多次编程 因此具有可改写性 从而降低了设计风险 PAL采用熔丝工艺 一旦编程后便不能修改 GAL的输出电路结构完全不同于PAL 它的输出为逻辑宏单元 即OutputLogicMacro Cell 简称OLMC 其中包含了或门 寄存器和可编程的控制电路 通过对OLMC进行编程 可组态出多种不同的输出结构 14 7通用阵列逻辑 GAL 采用CMOSE2POM工艺 可电擦除 可重复编程 二 以GAL16V8为例介绍GAL的总体结构 8个I O端 1个时钟输入端 1个输出使能控制输入端 一 输出逻辑宏单元 14 7 2GAL的输出宏单元 输出逻辑宏单元主要由8输入或门 D触发器 数据选择器和控制门电路组成 一 输出逻辑宏单元 一 输出逻辑宏单元 一 输出逻辑宏单元 一 输出逻辑宏单元 一 输出逻辑宏单元 GAL16V8的结构控制字寄存器有82位 其中有64位是用于控制与阵列中的64个与门 其余18位用于控制8个OLMC 二 GAL16V8的结构控制字 1 结构控制字寄存器 二 GAL16V8的结构控制字 1 结构控制字寄存器 二 GAL16V8的结构控制字 2 OLMC的5种输出组态 认识和掌握OLMC的结构和工作原理 理解结构控制字寄存器的功能和作用是十分重要的 但应指出 结构控制字寄存器的设置不是独立由人工设置的 而是在应用软件开发系统进行逻辑设计时 由软件开发系统自动完成的 只要用户的逻辑设计是正确的 符合开发系统软件的设计规范 系统在对设计源文件进行编译 器件选配时 将自动设置结构控制字寄存器 而不需人工干预 FPGA主要由可编程输入 输出模块IOB Input OutputBlock 可编程逻辑模块CLB ConfigurableLogicBlock 可编程互连资源PIR ProgrammableInterconnectResource 三种可编程逻辑元件和存放编程数据的静态存储器SRAM组成 14 8 1FPGA的基本结构 14 8现场可编程门阵列FPGA 静态存储器SRAM分布于CLB矩阵中 图中未画出 主要用以存放内部IOB CLB及互连开关的编程数据 通过组合逻辑电路编程 可产生3种不同的组合逻辑电路组态 触发器具有3种不同的时钟信号 触发器的置位和清除信号也有两种 通过编程加以取舍 一 可编程逻辑模块 CLB 14 8 2FPGA的模块功能 可编程逻辑模块 CLB 由可编程组合逻辑电路 触发器和数据选择器组成 有四个输入端 一个时钟端和两个输出端 一 可编程逻辑模块 CLB 二 可编程输入 输出模块 IOB IOB由三态输出缓冲器G1 输入缓冲器G2 D触发器和两个数据选择器MUX1 MUX2组成 三 可编程互连资源 PIR 控制互连关系的编程数据存储在分布于CLB矩阵中的SRAM单元里 通过对PIR的编程 可实现系统的逻辑互连 FPGA器件的编程是把编程数据装入芯片中的SRAM单元 再由SRAM控制各编程连接点的连接状态 FPGA在系统掉电后 装载的数据会全部丢失 需要一片EPROM来存放编程数据 在系统开机通电后 由系统自动对FPGA重新装载数据 14 8 3FPGA的数据装载 它是一种不用编程器 也不用把芯片从用户的系统板上取下来就可以对芯片编程的可编程逻辑器件 In SystemProgrammablePLD简称ISP PLD 在系统可编程逻辑器件 14 9在系统可编程逻辑器件ISP PLD 低密度ISP PLD器件的基本结构和逻辑功能和GAL器件类似 但是它集成了编程所需要的高电压脉冲发生电路和编程控制电路 因此能实现在系统编程 14 9 1低密度在系统可编程逻辑器件 新增加4个编程控制引脚当MODE 1 SDI 0时 芯片处于正常工作状态 当MODE 1 SDI 1时 芯片处于诊断状态 当MODE 0时 芯片处于编程状态 14 9 1低密度在系统可编程逻辑器件 ispLSI1016是E2CMOS器件 它是Lattice公司的ispLSI1000系列中的一种 其集成密度为等效2000门 共有44个引脚 每片含64个触发器和32个锁存器 工作频率分60MHz 80MHz 90MHz和110MHz四档 采用 5V电源 一 ispLSI1016的结构 14 9 2高密度在系统可编程逻辑器件 由两个宏块 Megablock 一个全局布线区GRP GlobalRoutingPool 和一个时钟分配网络CDN ClockDistrbutionNetwork 等组成 每个宏块中有8个通用逻辑块GLB GenericLogicBlock 一个输出布线区ORP OutputRoutingPool 一个16位数据输入总线和16个I O单元及两个输入端 GLB类似于GAL 但比GAL功能更强大 在ispLSI1016中 信号的大致流向是 由I O引脚输入信号 经16位数据输入总线进入全局布线区 再由全局布线区通过编程选择流向任一GLB GLB的输出信号一方面输出布线区通过编程选择与任一个I O单元连接产生输出 同时又可通过对I O单元编程 使输出信号经16位数据总线反馈到全局布线区 二 宏块的结构 宏块主要由8个通用逻辑块GLB 一个输出布线区ORP 一个16位数据输入总线和16个I O单元组成 GLB的独特之处是构造了一个可编程的乘积项共享阵列 使与或逻辑函数最多可达到20个乘积项 通用逻辑块 即GenericLogicBlock 简称GLB 是ispLSI pLSI芯片内部的基本逻辑单元 是最关键的部件 系统的逻辑功能主要由它来实现 一个GLB的功能相当于半个GAL16V8的功能 但比GAL更强 输入 输出单元 IOC 具有输入 输出和双向I O三种工作模式 数据选择器MUX1用于选择I O单元的三种模式 当选择码为11时 MUX1输出低电平 输出三态缓冲器处于禁止状态 此时I O单元为输入模式 当选择码为00时 MUX1输出高电平 输出三态缓冲器处于使能状态 此时I O单元为输出模式 当选择码为01或10时 MUX1