资源目录
压缩包内文档预览：
编号：512720
类型：共享资源
大小：752.04KB
格式：ZIP
上传时间：2015-11-11
上传人：QQ28****1120
认证信息
个人认证
孙**（实名认证）
辽宁
IP属地：辽宁
6
积分
- 关 键 词：
-
毕业设计
- 资源描述：
-
USB接口波形发生器,毕业设计
- 内容简介：
-
天津工程师范学院 04 级学生 毕业设计（论文）中期报告 系别 电子工程学院 班级 应电 0401 学生 姓名 张明智 指导 教师 刘玉池 课题名称： USB 接口波形发生器 简述开题以来所做的具体工作、取得的进展及下一步主要工作： 所做的工作： 1. 在图书馆和网络上查找相关资料，了解 USB 的原理和工程开发的过程，为深入研究做好准备。 2. 查找各器件的管脚图及其原理 ，列元件清单，购买器件。 3. 根据之前的准备进行电路的焊接工作，从元器件的特性，电路的外观上合理的布局，完成硬件电路焊接。 4.对 电路进行调试 。 取得的 进展： 各模块电路已基本实现，获得的指标和设想差距不大。 下一步的主要工作： 1. 解决调试中出现的问题，并且分析其原因。 2. 记录调试数据，整理资料，准备写论文。 3. 总结之前所作的工作，为毕业答辩做好充分的准备。 学生签字： 年 月 日 指导教师的建议与要求： 设计思路清晰，进度安排合理，同时希望在以后的制作过程中要抓紧时间 完成后期的工作。 指导教师签字： 年 月 日 nts天津工程师范学院 毕业设计（论文）任务书 题 目 (包括副标题 ) USB 接口波形发生器 教师姓名 刘玉池 职 称 高级实验 师 系 别 电子工程学院 学生姓名 张明智 学 号 09930040121 班 级 应电 0401 成果形式 A 论文 B 设计说明书 C 实物 D 软件 E 作品 任务下达时间 08.11.13 1毕业设计（论文）课题任务的内容和要求： （包括原始数据、技术要求、工作要求以及图纸、程序、实物等要求） 1、 毕业设计主要内容 （ 1）了解 USB 原理与工程开发的流程。 （ 2）深入研究并掌握电路基本功能及相关程序。 （ 3）编程实现其各种功能。 2、技术指标 （ 1）、 频率 范围是 0.5Hz 15999.5Hz,步进值为 0.5Hz。 （ 2）、 幅度峰峰值 范围是 0V +5V,步进值为 20mV。 （ 3）、 可读取该 USB 设备的各种描述符和 USB 总线的当前帧号 。 3、 技术 要求 （ 1）方案设计明确，程序运行稳定。 （ 2）论文写作规范，用词恰当，内容充实 （ 10000 字以上）； （ 3） 提交的全部材料必须符合学院下达的文件格式； 2毕业设计（论文）工作进度计划： 周 次 工作内容 早进入阶段 第一周 第二 三 周 第四五周 第六七周 下达毕业设计任务书 ，收集资料，初步确定 USB 控制芯片的型号并了解它的工作原理 初步了解 USB 工程开发的原理和系统构成，进一步学习 确定硬件电路设计方案， 购买元器件并完成硬件电路的制作 进行软件编程和调试。 对电路的软件及硬件进行整体调试 。 nts第八九周 第十 十二 周 翻译相关英文资料，完成论文初稿交老师批阅 此次毕业设计将 于明年二月底正式开始，预计为期十二周完成 修改并完成论文，撰写 答辩提纲，准备答辩。 教研室（学科组）主任签字： nts Tianjin University of Technology and Education 毕 业 设 计 专 业： 应用电子技术教育 班级学号： 应电 0401 21 学生姓名： 张明智 指导教师： 刘玉池 高级实验师 二 九 年 六 月 nts 天津工程师范学院本科生毕业设计 USB 接口信号发生器 USB interface signal generator 专业班级：应 电 0401 学生姓名：张明智 指导教师： 刘玉池 高级实验师 系 别：电子工程学院 2009 年 6 月 nts 毕 业 设 计 开 题 报 告 USB 接口波形发生器 系 别： 电子工程 学院 班 级： 应 电 0401 学生姓名： 张明智 指导教师： 刘玉池 （高级实验师） 2008 年 12 月 13 日 nts 开题报告填写要求 1开题报告作为毕业设计答辩委员会对学生答辩资格审查的 依据材料之一，应在指导教师指导下，由学生在毕业设计工作前期完成，经指导教师签署意见、专家组及系主任审查后生效； 2开题报告必须用黑墨水笔工整书写或按教务处统一设计的电子文档标准格式（可从教务处网页上下载）打印，禁止打印在其它纸上后剪贴； 3毕业设计的开题报告应包括以下内容： （ 1）主要技术指标； （ 2）工作思路； （ 3）课题的准备情况及进度计划； （ 4）参考文献。 4开题报告的撰写应符合科技文献规范，且不少于 2000 字；参考文献应不少于 15 篇，包括中外文科技期刊、教科书、专著等。 5开题报告正文字 体采用宋体小四号， 1.5 倍行距。附页为 A4 纸型，左边距 3cm，右边距 2cm，上下边距为 2.5cm，字体采用宋体小四号， 1.5 倍行距。 6“课题性质” 一栏： 理工类： A.理论研究 B.应用研究 C 工程设计 D.软件开发 E.其它 经管文教类： A.理论研究 B.应用研究 C.实证研究 D.艺术创作 E.其它 “课题来源”一栏： A.科研立项 B.社会生产实践 C.教师自拟 D.学生自选 “成果形式”一栏： A.论文 B.设计说明书 C.实物 D.软件 E.作品 nts 毕业设计开题报告 课题题目 课题性质 A B C D E 课题来源 A B C D 成果形式 A B C D E 同组同学 无 开题报告内容（可另附页） 指导教师意见（课题难度是否适中、工作量是否饱满、进度安排是否合理、工作条件是否具备等） 课题难度适中、工作量饱满、进度安排合理、工作条件具备 指导教师签名： 月 日 专家组及系里意见（选题是否适宜、各项内容是否达到毕业设计（论文）大纲要求、整改意见等） 专家组成员签字： 教学主任（签章）： 月 日 nts 开题报告附页： USB 接口波形发生器 一、 主要技术指标： USB 是一种应用在计算机领域的新型接 口技术，最早由 Compaq、 Intel、 Microsoft等多家公司于 1994 年 11 月共同提出的，其目的是使用 USB 来取代 PC 机现有的各种外围接口，使外设的连接具有单一化、即插即用、热插拔等特点。它的出现大大简化了PC 机和外设的连接过程，使 PC 机接口的扩展变得更加容易。可以说， USB 是计算机外设连接技术的重大变革。 基于这一思想，做了这个 USB 接口波形发生器 ，它 采用直接 数字频率合成（ DDFS）技术，实时将 USB 接收到的数据转换成各种频率的波形输出，所使用 的 USB 传输方式为全速同步传输。 可以输出 5 种波形：正锯齿 波、反锯齿波、三角波、方波和正弦波。 它 实现的主 要功能是： (1)、采用 USB 总线或外部 +5V 电源供电，并具有供电指示灯。 (2)、采用 TLC7524 完成波形数据的 DA 转换，并具有 DA 转换指示灯。 (3)、采用 DAC0832 完成波形幅度峰峰值的调节，范围是 0V +5V,步进值为 20mV. (4)、采用 DDFS技术完成波形频率 调节，范围是 0.5Hz 15999.5Hz,步进值为 0.5Hz。 (5)、采用全速同步端点 8、 9、 10 米 传输系统 控制命令和波形数据。 (6)、可读取该 USB 设备的各种描述符和 USB 总线的当前帧号。 二、工作思路： 1、系统的 组成 本系统 硬件电路 可分为三大部分：以 AN2131QC 为核心的 USB 接口 控制 单元 、 以可编程逻辑器件 EPM7064 为核心的 DDFS 控制单元、以 数 模 转换器 TLC7524 和 DAC0832为核心的波形输出单元。系统框图如下： 单片机 USB 接口 可编程逻辑 器件 列队缓冲器 D/A 转换 运算放大 示波器 PC 机 nts 2、 系统硬件设计： USB 接口单元 USB 接口单元的 主要实现芯片为 Cypress 公司的 AN2131QC，负责完成硬件系统和PC 机 之间的数据传输。 DDFS 控制单元 DDFS 控制单元 的主 要实现芯片为 Altera 公司的 EPM7064，负责控制系统输出波形的频率。 波形输出单元 波形 输出单元的主要实现芯片为 TI 公司的 TLC7524 和美国国家半导体公司的DAC0832，负责对波形数据进行 D/A 转换。 课题的准备情况及进度计划 1.查找和翻阅了一定数量的参考文献和相关资料并学习了 USB2.0 原理与工程开发。 基本确定了毕业设计的主要研究路线以及应该着重解决的关键问题。 主要研究路线：本课题从系统要求分析入手，将整个系统分成 三 个部分，分析和讨论了各个部分的电路原理 和 实现方法。详细讨论了系统 的各种工作情况，并得到了系统各个部分 的主要构成 。 根据对毕业设计工作的了解，拟定了初步的进度计划。 序号 毕业设计阶段性工作及成果 时间安排 1 初步了解 USB工程开发的原理和系统构成，进一步学习 2008.12 2009.1 2 确定硬件电路设计方案， 购买元器件并完成硬件电路的制作与调试 2009.1 2009.2 3 进行软件编程和调试 2009. 2 2009.3 4 对电路的软件及硬件进行整体调试 2009. 3 2009.4 5 翻译相关英文资料，完成论文初稿交老师 2009. 4 2009.5 6 修改并完成论文，撰写答辩提纲，准备答辩 2009. 5 2009.6 nts 三 、参考文献 1 尹勇，王洪成编著 单片机开发环境 Vision 2使用指南 2004 2 李英伟 编著 USB 2.0原理与工程开发 2007 3 武安河 编著 Windows 2000/XP WDM设备驱动程序开发 2005 4 周立功 编著 USB 2.0与 OTG规范及开发指南 2004 5 萧世文 编著 USB 2.0硬件设计 2002 6 廖济林 编著 USB 2.0应用系统开发实例精讲 2006 7 薛园园 编著 USB应用开发技术大全 2007 8 许永和编著 健莲科技改编 USB外围设备设计与应用 2002 9 张弘编著 USB接口设计 2002 10 胡晓军，张爱成编著 USB接口开发技术 2005 11 李肇庆 廖峰 刘建存编著 USB接口技术 2004 12 刘韬，楼兴华编著 FPGA数字电子系统设计与开发实例导航 2005 13 钱峰编著 EZ-USB FX2单片机原理、编程及应用 2006 14 许永和编著 8051单片机 USB接口程序设计 2004 15 刘兵 编著 微型计算机通信与接口技术 2008 16 厉荣卫主编 微机原理与接口技术 2006 17 马伟 编著 计算机 USB系统原理及其主从机设计 2004 18 (美 ) Hyde John 著 USB设计应用实例 2003 19 网络资源 ： 、 nts天津工程师范学院 毕业设计（论文）指导检查工作记录表 系别 电子工程学院 班级 应教 0401 学生姓名 张明智 指导教师 刘玉池 课题名称 USB 接口波形发生器 时间 内容及指导记录 指导教师 签字 08.11.13 下达毕业设计任务书 08.12.13 开题报告 第一周 方案论证 第二周 方案修改、方案确定 第三周 设计电路 第四周 设计电路 第五周 设计电路方案确定 第六周 购买电子元器件 第七周 提交中期报告 第八周 制作电路、软件编程、调试电路 第九周 制作电路、软件编程、调试电路 第十周 撰写毕业设计、提交毕业设计初稿 第十一周 修改毕业设计、毕业论文答辩 第十二周 毕业论文答辩、总结、按照学院要求提交全部标准材料 注：本表格同毕业设计（论文）一同装订成册，由所在单位归档保存。 nts摘 要 本系统介绍 USB 接口波形发生器的设计。 它采用直接数字频率合成（ DDFS）技术，实时将 USB 接收到的数据转换成各种频率的波形输出，所使用的 USB 传输方式为全速同步传输。 它 可以输出正锯齿波、反锯齿波、三角波、方波和正弦波 5 种波形 。 其硬件电路由以 USB 控制芯片 AN2131QC 为核心的 USB 接口单元、以可编程逻辑器件 EPM7064 为核心的 DDFS 单元、以数模转换器 TLC7524 和 DAC0832 为核心的波形输出单元三大部分构成。其中， USB 接口单元负责完成硬件系统和 PC 机之间的数据传输， DDFS 控制单元 负责控制系统输出波型的频率，波形输出单元负责对波形数据进行 DA 转换，并负责控制输出波形幅度峰峰值。它的系统软件包括 Keil C51语言编写的 AN2131QC 芯片固件程序、 Visual C+语言编写的 USB 设备驱动程序和Win32 应用程序。其波形频率范围是 0.5Hz 15999.5Hz,步进值为 0.5Hz，幅度范围是 0V +5V,步进值为 20mV。 关键词 : USB 接口；任意波形； DDFS；波形发生器； Visual C+语言 ntsABSTRACT This system introduces the design of USB interface wave form generator. It uses direct digital frequency synthesizer (DDFS) techniques, real-time will be received USB data into various frequency waveform output, used for full-speed USB transfer mode asynchronous transfer. It can output is sawtooth, anti-aliasing wave, triangle wave, square wave and sine wave . The hardware circuit to USB controller chip by AN2131QC at the core of the USB interface unit to EPM7064 programmable logic device as the core unit DDFS to DAC TLC7524 and the DAC0832 output waveform at the core constitute the majority of unit three. Which, USB interface unit is responsible for the completion of the hardware systems and PC data transfer between machines, DDFS control unit control system is responsible for the frequency of the output waveform, waveform output unit is responsible for the waveform data DA conversion, and is responsible for control of output waveform peak-to-peak amplitude. Its system software, including the Keil C51 language AN2131QC firmware chip, Visual C + + language prepared USB device drivers and Win32 applications. Its frequency adjustment range is 0.5Hz 15999.5Hz, step value of 0.5Hz and amplitude of the adjustment range of 0V +5 V, step value of 20mV. Key words: USB interface; Arbitrary Waveform; DDFS; waveform generator; Visual C+ + Language nts ntsI 目 录 1 引言 . I 1.1 课题背景及意义 . 1 1.2 课题的主要任务和技术指标 . 2 2 系统总体设计和工作原理 . 3 2.1 方案设计与论证 . 3 2.2 工作原理 . 3 2.2.1 USB主机 . 3 2.2.2 USB设备 . 4 2.3 USB接口芯片 . 6 2.3.1 USB主控制器芯片 . 6 2.3.2 USB集线器芯片 . 6 2.3.3 USB功能设备芯片 . 6 2.4 USB信号 . 7 2.4.1 USB信号的发送 . 7 3 系统硬件电路的设计 . 9 3.1 主控制器 单片机 AN2131QC的特点 . 9 3.1.1芯片结构 . 9 3.2 系统硬件模块电路的设计 . 11 3.2.1 电路总体方框图 . 11 3.2.2 USB接口单元 . 12 3.2.3 DDFS 控制单元 . 13 3.2.4 波形输出单元 . 14 4 软件的设计与实现 . 15 4.1 软件功能及作用 . 15 4.1.1主函数 . 15 4.2 上位机程序设计 . 16 4.2.2上位机程序功能和界面 . 17 4.3 设备驱动程序 . 18 4.3.1 固件程序 . 18 4.3.2 波形功能程序 . 18 ntsII 结 论 . 19 参 考 文 献 . 20 附录 1：原理图 . 21 附录 2：程 序（主函数部分 ） . 24 致 谢 . 33 nts天津工程师范学院 2009 届 本科生 毕业设计 1 1 引言 当今的计算机外部设备，都在追求高速度和高通用性。为了满足用户的需求，以 Intel 为首的七家公司于 1994 年推出了 USB（ Universal Serial Bus,通用串行总线）总线协议，专用于低、中速的计算机外设。目前， USB 端口已成为了微机主板的标准端口；而在不久的将来，所有的微机外设，包括键盘、鼠标、 显示器、打印机、数字相机、扫描仪和游戏柄等等，都将通过 USB与主机相连。这种连接较以往普通并口和串口的连接而言，主要的优点是速度高、功耗低、支持即插即用（ Plug & Play）和维护方便。 1.1 课题背景及意义 在 USB 产生之前，外设与 PC 机的通信主要是通过 PC 机主板所提供的各种接口来实现的，如 ISA 接口， PCI接口， PS/2 接口、串行接口、并行接口等。这些老式的接口最初是由 IBM 公司在 20世纪 80年代早期设计提出的，存在很多缺陷。 1.它们是非共享式接口。只支持单个外设的连接，即在同一时刻一个接口只能连接一个外设；而当前 PC 机接口的数量是有限的，根本无法满足大量外设连接的需要。这时， PC机的可用接口数就显得越来越紧张了。 2.这些接口的体积庞大。它们几乎占用了 PC 机主板面积的一半，而硬件厂商不可能无限制地增加主板的面积来扩充这些老式的接口。另外，大体积的接口不利于 PC机外设的小型化。 3.这些接口的规格不一。当用户需要把一些外设连接到 PC 机时，他们不得不面对种类繁多的 I/O 扩展槽和外部端口，这会使用户觉得很不方便。 4.这些接口采用传统的 I/O模式。外设被映射为 CPU的 I/O地址空间，并被分配一个指定的 IRQ(中断请求 )，或是一个 DMA 通道。这种模式会带来诸如 I/O 地址冲突、所指定的 IRQ 已被别的外设占用等诸多问题。这时用户需要采用手工的方法来设置一些开关和跳线以重新配置这些设备，有些还必须打开机箱盖，而且在设置完毕后，用户必须重新启动计算机才能使这些新的配置生效。不论对外设的开发者还是使用者来说，这个过程都是相当繁琐的。 为了克服老式接口的上述缺陷， PC机制造商和用户迫切需要一种新型的外设连接方式。这时 USB应运而生，它是一种快速、双向、同步、廉价，并支持热插拔功能的串行接口。 随着 USB2.0版本的发 布， USB越来越流行，它已经成为一个标准接口，目前市场上出售的所有 PC 机都完全支持 USB，而且很多外设只推出了 USB版本，如移动硬盘和电子盘等。可以预见， USB的应用肯定会越来越广泛，其传输速率也越来越高。 nts天津工程师范学院 2009 届 本科生 毕业设计 2 1.2 课题的主要任务和技术指标 本系统 采用直接数字频率合成（ DDFS）技术，实时将 USB接收到的数据转换成各种频率的波形输出，所使用的 USB传输方式为全速同步传输。可以输出 5种波形：正锯齿波、反锯齿波、三角波、方波和正弦波 。 本课题的主要工作任务为 : 1.采用 USB总线或外部 +5V电源供电，并具有供 电指示灯。 2.采用 TLC7524 完成波形数据的 DA转换，并具有 DA转换指示灯。 3.采用 DAC0832 完成波形幅度峰峰值的调节，范围是 0V +5V,步进值为 20mV. 4.采用 DDFS 技术完成波形频率调节，范围是 0.5Hz 15999.5Hz,步进值为0.5Hz。 5.采用全速同步端点 8、 9、 10米 传输系统 控制命令和波形数据。 6.可读取该 USB 设备的各种描述符和 USB 总线的当前帧号。 nts天津工程师范学院 2009 届 本科生 毕业设计 3 2 系统总体设计和工作原理 2.1 方案设计与论证 方案 1:采用模拟分立元件或单片机 控制函数发生器 MAX8038，可产生正弦波、方波、三角波，通过外部元件可改变输出频率，但采用模拟器件由于元件分散性太大，即使用单片机控制函数发生器，参数也与外部元件有关，外接的电阻电容对参数影响很大，应而产生的频率稳定度较差、精度低、抗干扰能力低、成本高而且灵活性较差，不能实现任意波形及波形运算输出等智能化的功能。 方案 2:采用传统的直接频率合成器。这种方法能快速实现频率变换，具有低相位噪声以及所有方法中最高的工作频率。但由于采用大量的倍频、分频、混频和滤波环节 ,导致直接频率合成器的结构复杂，体积庞大，成本 高，难以达到较高的频谱纯度。更重要的是，这种方法只能实现正弦波，或者进行积分，微分等方法实现方波，三角波等标准波形，而对于我们所要求的任意波形却无法实现。 方案 3:USB接口波形发生器。采用直接频率合成技术，它可以实时将 USB接收到的数据转换成各种频率的波形输出，所使用的 USB传输方式为全速同步传输。 这种方法产生的频率稳定度较好，精度高，抗干扰能力强，成本低且灵活性好。 综合考虑各种因素，选择方案 3。 2.2 工作原理 2.2.1 USB 主机 在终端用户看来， USB 系统就是外设通过一根 USB 电缆和 PC 机连接起 来。 USB在外设和 PC机之间提供通信服务，通常把外设称为 USB设备，把其所连接的 PC机称为 USB主机，且把指向 USB主机的数据传输称为上行通信，把指向 USB设备的传输称为下行通信。 在 USB主机内部含有 USB主控制器，负责完成主机和 USB设备之间的物理数据传输。目前， USB 主控制器分为两种类型：开放型主控制器（ OHC）和通用性主控制器（ UHC），这两种主控制器执行相同的操作，只是在处理方式上稍有差异。主控制器内部包含一个 USB根集线器，用于给 USB系统提供一个或多个连接点（端口），现在 PC机箱后面的那两个 USB端口就是由集线器提供的。进入 Windows操作系统的“设备管理器”，并选择“按类型查看设备”，其中的“通用串行总线控制器”项列出了 PC 机所使用 USB主控器和根集线器。 USB 主机中还有客户软件： USB 设备驱动程序和界面应用程序，用于和指定的USB 设备进行通信，以实现其特殊功能，如传输文件、播放声音等。客户软件是专nts天津工程师范学院 2009 届 本科生 毕业设计 4 用的，根据具体设备的不同而不同，且一般需开发人员自行编写。 2.2.2 USB 设备 按 USB设备功能的不同，可以把其分为两大类：集线器和功能设备。其中，集线器为 USB系统提供额外的连 接点，它使得一个 USB端口可以连接多个设备；功能设备为主机提供额外的功能，如 USB键盘、数码相机等。 1.集线器 集线器（ Hub）在 USB 结构中是一个关键，它提供了附加的 USB 节点，这些节点被称为端口。 Hub 可以检测出每一个下行端口的状态，并且可以给下端的设备提供电源。图 2-1是一个典型的 Hub。 图 2-1 USB集线器示意图 对于 USB2.0 集线器，其上行端口既可采用高速传输速率又可采用全速传输速率，下行端口支持高速、全速和低速 USB设备的连接，也就是说，它可以做为高速、全速 和低速集线器。当做为高速集线器时（上行端口采用高速传输），不论其下行端口连接的是高速、全速还是低速 USB设备，其上行通信都是高速的，这样可以减少低速和全速传输对高速 USB 总线带宽造成的影响。对于 USB1.1 集线器，其上行端口采用全速传输速率，下行端口支持全速和低速 USB设备的连接，即它可以做为全速和低速集线器。 2.功能设备 功能设备 可以和 USB主机进行数据和控制信息的交互，并为主机提供额外的功能。在每个功能设备内部都含有描述其功能和资源需求的配置，如 USB 带宽、接口种类等。在它们能够被使用前，主机必须对其 进行配置。 功能设备通常是一个独立的外围设备，具有单一的功能。但有的 USB设备实现了两个或多个不同的功能，如具有键盘和音效功能的传真机，这时称其为合成设备。对主机而言，合成设备是一个单独的 USB设备，其只有一个设备地址。对某些特殊应用，有时需要将一个或多个功能设备嵌入到一个集线器中，并通过一根 USB电缆nts天津工程师范学院 2009 届 本科生 毕业设计 5 进行连接，这被称为复合设备，如集成了集线器的 USB键盘。对主机而言，一个复合设备就是一个永远连接有一个或多个 USB 功能设备的集线器。 3.USB的连接 USB 物理连接 是指一个集线器下行端口和另一个集线器上行端 口或 USB 功能设备之间通过 USB电缆的连接。 USB高速 (480Mb/s)和全速 （ 12Mb/s） 传输需要使用外壳屏蔽，而且数据线双绞的 USB电缆；而低速 （ 1.5Mb/s） 电缆不需要屏蔽和双绞。所有 USB电缆都是支持热插拔的，其插头上 USB图标的触角指明了正确连接的方向。 USB 采用层次星型的拓扑连接结构。通过 USB 集线器，一台含有一个 USB 主控制器的 PC机最多可以连接 126个外设。 连接器 USB定义了两种类型的连接器： A系列和 B系列， A系列连接器包括 A型插头和A型插座，它们相 互匹配； A型插座总是作为 USB主机或集线器的下行端口，所以 A型插头总是指向上行 USB 主机。 B 系列连接器也包括 B 型插头和 B 型插座，它们相互匹配； B 型插座总是作为 USB 设备或集线器的上行端口，所以 B 型插头总是指向下行 USB设备或集线器。 电缆 USB电缆线内部含有 4根导线： VBUS、 GND、 D+和 D-。其中， VBUS是 +5V 电源线， GND是地线， D+和 D-是差分数据线对。在 USB 连接器上也有 4 个管脚，分别对应这四根导线，而且电源管脚比数据管脚长，以保证电源信号先于数据信号到达 USB设备。这些管脚都有编号，其对应导线的颜色也不相同。 见表 2-1: 表 2-1 USB连接器的四个管脚 管脚编号 导线名称 导线颜色 管脚编号 导线名称 导线颜色 1 VBUS 红 3 D+ 绿 2 D- 白 4 GND 黑 为了保证数据能在 USB电缆中无错误的传输， USB规范规定全速 /高速电缆必须具有外层屏蔽和铜漏线，且差分数据线必须双绞，对低速电缆来说，其传输速率较低，所以不需要以上特殊处理，且其一般不含 B型插头，而需要与 USB 设备永久连接。低速电缆不能传输高速和全速信号，只是可 以使用全速 /高速电缆来传输低速信号，只是要注意其长度不能超过低速电缆所允许的最大长度。另外，全速 /高速电缆既可以是束缚电缆也可以是分离电缆，而低速电缆必须是束缚电缆。 nts天津工程师范学院 2009 届 本科生 毕业设计 6 2.3 USB 接口芯片 USB 接口芯片（或称 USB 芯片）是一个集成了 USB 协议的微处理器，它能自动对各种 USB事件做出响应，以处理 USB总线上的数据传输。按其功能，可以分为 USB主控制器芯片、 USB 集线器芯片和 USB 功能设备 芯片。所有的主机和设备上都至少含有一块实现其功能的 USB芯片。 2.3.1 USB 主控制器芯片 USB 主控制器 芯片负责实 现主机和 USB 设备间的物理数据传输，它是构成 USB主机的必须部件。 Intel 公司在 1996 年 2 月首次推出了支持 USB1.0 功能的 440Hx和 440Vx PCI 芯片组，其实现 USB 主控制器接口的模块为 82371SB。它标志着 USB主控制器芯片的正式诞生，但它是集成在 PCI控制器中的。世界上第一块单片 USB2.0主控制器是 2001年 6月 NEC 公司发布的 Upd720100,它具有 5个 USB 端口，并支持PCI总线。 随着嵌入式技术的飞速发展， USB主机已不再局限于单纯的 PC机，其可以是含有 USB主控制器的任 何设备，如 PDA， MP3播放机等 2.3.2 USB 集线器芯片 USB 集线器芯片 负责将一个 USB 上行端口转化为多个下行端口，它是构成 USB集线器的必需部件。也有一些集线器芯片提供了驱动外围电路的 I/O 口，可构成 USB复合设备，如 Intel公司在 1996年 11月推出的世界上第一块 USB集成芯片； 8x930Hx,就是一块提供 32 个外部 I/O 口的 USB1.0 集线器芯片。世界上第一块 USB2.0 集线器芯片是 NEC公司于 2001年 8月发布的 uPD720110，它支持 4个下行端口。 2.3.3 USB 功能设备芯片 USB 功能设备芯片负责实现功能设备和 USB 主机间的物理数据传输，它是构成USB 功能设备的必需部件。按其所支持的传输速率，可以分为低速设备芯片、全速设备芯片和高速设备芯片。通常这些 USB芯片都含有多个驱动外围电路的 I/O口，以实现 USB设备的特殊功能。一般来说 ,USB 功能设备的组成结构如下： 1.CPU：负责执行存储在芯片程序存储的代码，以控制整个 USB 芯片的活动。CPU可以是通用的微控制器，如 8051单片机；也可以是专用的 CPU,如 RISC。 2.程序存储器：负责保存 CPU执行的程序代码（或称固件）。类型通常为 ROM、EPROM、 EEPROM、 Flash EPROM、 RAM中的一种，存储容量一般在几千字节左右。 3.数据存储器：负责保护芯片固件执行时产生临时数据。其类型通常为 RAM，存储容量一般在 1KB 以下。 nts天津工程师范学院 2009 届 本科生 毕业设计 7 4.寄存器：用于存储有特殊功能的、临时性的数据。按其功能，可分为状态寄存器、数据寄存器和控制寄存器。访问速度通常比数据存储器快，但数量较少，一般为几十个。 5.USB接口：负责发送和接收 USB总线上的数据，完成位填充、 NRZI(反向非归零 )编解码等工作，也可以称为（串行接口引擎）。 6.USB 缓冲器：负责 存储在 USB 总线上发送和接收的 USB 数据，可分为发送缓冲器和接收缓冲器。它们可以是数据存储器的一部分，也可以是单独的一块存储器，如 FIFO等。 7.外部 I/O：每种 USB 功能设备芯片都含有驱动其外围电路的 I/O 口，如数据总线、地址总线、 I2C 总线、 SPI接口等。 8.其他部件：有些 USB功能设备芯片中还含有诸如定时器、看门狗、 UART等特殊功能模块。 世界上第一块支持 USB1.0 的功能设备芯片是 Intel 公司在 1996 年 11 月推出的 8x930Ax，采用增强型 8051CPU，并提供 32 个外部 I/O口。 Cypress 公司在 2000年 11 月推出的 CY7C68013 是世界上第一块 USB2.0 功能设备芯片，其采用增强型8051CPU，最多可提供 40个外部 I/O口。 2.4 USB 信号 数据在 USB 总线上实际传输时，使用的是 NRZI 编码的差分信号，这种 USB 信号有利于保证数据的完整性和消除噪声干扰。 USB根据数据的传输方向和传输类型，对 USB信号在 D+和 D-线上的电压（或电压差）提出了具体要求，以完成主机和 USB设备间的物理通信。 2.4.1 USB 信号的发送 USB 使用差分驱动器把 USB 信号发送到总线上，但具体实现方式 根据 USB 信号传输速率的不同而不同。但是，差分驱动器必须支持三态 (高电平、低电平和高阻 )，以满足 USB双向数据和半双工数据传输的需要。 1.低速 /全速信号的发送 对于低速 /全速传输，其 D+和 D-线上输出低电位的电压必须小于 VOL(max)： 0.3V；输出高电位时的电压必须大于 VOH(min)： 2.8V。为尽量减少信号失真，高低电位之间的输出摆动应被很好平衡，这要求在差分驱动器中使用摆动比率控制机制。 表 2-2 列出了低速 /全速信号的输出电平。其中，交叉电平表示高低电位交叉点的电压值； SE1 状态表示 D+和 D-线 上的电压都大于 VOSE1(min)： 0.8V，它不是差分驱动器自动产生的。 nts天津工程师范学院 2009 届 本科生 毕业设计 8 低速 USB设备在连接时一般使用束缚型低速电缆，它不需要外层屏蔽和数据双绞，最大传输延时为 18ns。在低速电缆与 USB 设备的连接处，其 D+和 D-线上通常 表 2-2 低速 /全速信号的输出电平 状态 符号 最小值 /V 最大值 /V 低电位 VOL 0.0 0.3 高电位 VOH 2.8 3.6 SE1 VOSE1 0.8 - 交叉电平 VCRS 1.3 2.0 各需要一个 200pF 450pF的电容接地。 全速 USB设备 在连接时必须使用具有外层屏蔽和数据线双绞的全速电缆，其差分特征阻抗为 90(1 15 )，共模阻抗为 30(1 30 )，单向最大传输延时为 26ns。通常，全速差分驱动器的输出阻抗为 28 44 ；但当它是高速设备的一部分时，其输出阻抗必须大于 40.5 而小于 49.5 。 2.高速信号的发送 对于高速传输，其 D+和 D-线上的输出低电位时的电压（ VHSOL）必须为 0V 10mV；输出高电位时的电压 (VHSOH)必须为 400(1 10 )mV。但实质上，高速差分驱动器使用的是差分电压。 高速 USB设备在连接时必须使 用具有外层屏蔽和数据线双绞的高速电缆，其差分特征阻抗为 90(1 15 )，共模阻抗为 30(1 30 )，单向最大传输延时为 26ns。通常，高速差分驱动器的输出阻抗为 90(1 10 ) ；但当它工作在全速和低速一部分 时，其输出阻抗为 45(1 10 ) 。 nts天津工程师范学院 2009 届 本科生 毕业设计 9 3 系统硬件电路的设计 3.1 主控制器 单片机 AN2131QC 的特点 EZ-USB 系列 USB 接口芯片是 Anchor 公司最早的产品（从 1999 年开始 Anchor成为 Cypress 公司的一个销售部门），它支持 12Mb/s 的全速传输，可使用 4 种 USB传输模式：控制传输、中断传输、块传输和同步传输，完成兼容 USB1.1 协议。该系列芯片的典型应用是 MP3播放机、扫描仪、打印机和数码相机等设备。 3.1.1 芯片结构 EZ-USB系列芯片的显著特点是固件升级容易，它是在主机上而不是在芯片内部存储固件。当连接并接通电源时，设备驱动程序会发送这些固件到芯片的 RAM中，所以在升级固件时，不需替换 芯片或使用特殊的程序。这样做的不利之处是增加了固件代码和设备驱动的复杂性，但 Cypress 公司为用户提供了很多范例代码和一个可用的设备驱动程序，并为该系列芯片提供了开发装置 AN2131-DK001，以缩短产品的开发周期。 EZ-USB 为块传输、控制传输和中断传输提供了 16 个端点： EP0IN EP7IN 和EP0OUT EP7OUT，它们的数据长度均为 64 字节；为同步传输提供了 16 个端点：EP8IN EP15IN和 EP8OUT EP15OUT，它们的最大数据长度为 1024字节。其中， EP0用于控制端点， EP1 EP7均可用于块端点， EP1IN EP7IN用于中断端点， EP8 EP15均为同步端点。 EZ-USB 系列芯片的上述特性决定了它具有一种非常独特的结构，以 80 管脚的AN2131QC 为例，其主要包括 USB 收发器、 Anchor Core、增强型 8051、 8KB 的片内RAM、 2KB的 FIFO存储器、 I/O口、数据总线、地址总线和 I2C接口。图 3-1是 EZ-USB系列芯片的结构 图。 1.Anchor Core 在 EZ-USB系列芯片内部有一个 Anchor Core，它由串行接口引擎（ SIE）和 USB接口两部分组成 。 SIE 负责和 USB 收发器、 USB 接口进行数据交换，以完成串行数nts天津工程师范学院 2009 届 本科生 毕业设计 10 据的编解码、差错控制、位填充等与 USB协议有关的功能。这样，客户在编写 8051固件代码时就不用过多考虑 USB的传输协议了。 当 EZ-USB上电时，先由 Anchor Core完成 USB 设备的列举，它把 8051 的固件代码下载至芯片内部的 RAM 中，并启动 8051。之后， 8051运行该固件程序，并进行 USB设备的重列举。完成后，用户就可以使用该设备了。 图 3-1 EZ-USB系列芯片的结构 2.增强型 8051 EZ-USB系列芯片 采用增强型 8051内核，其性能是标准 8051的 5倍，负责控制芯片的外围连接，以使它们可以和 Anchor Core 完成 USB数据交换。简单的说，可以认为 EZ-USB 是一个具有 USB 功能的增强型 8051 单片机，用户必须编写 8051 固件程序对它进行控制，其指令集和标准 8051 完全兼容。 增强型 8051 内核给用户开发带来了很大的方便，如果熟悉 8051，那么就很容易掌握 EZ-USB，即便以前不了解 8051，用户也可以很容易得到其相关资料和编程工具。为了进一步节省产品的开发周期，还可以使用 Keil公司提供的 C编译器 C51，其比原有汇编语言要简单得多，不足之处是它的代码冗余度较高，不如汇编语言精简。 3.RAM EZ-USB系列芯片 内部具有 4KB或 8KB的 RAM，它们兼做程序存储器和数据存储器，增强型 8051的固件代码就存储在该区域中。 RAM在断电后不能保存数据，同样，EZ-USB 断电后存储在 RAM 中的固件也会消失。为了解决这个问题， EZ-USB 在每一次上电时，将自动从主机或外部的 EEPROM中自动加载 8051固件代码。用户也可以自己加载 8051 固件代码，并可以多次加载、随时加载。这给开发人员带来了极大I/O 端口 外部存储器 +5V D+ D- GND USB 连 接器 USB 收发器 串行接口引擎 （ SIE） USB 接口 程序和数据 存储器 通用微处理器 （增强型 8051） 地址总线 数据 总线 EZ-USB nts天津工程师范学院 2009 届 本科生 毕业设计 11 的方便，他们可以随 时更改或升级固件代码，而不需使用额外的编程器和其它的开发装置。这种机制的不利之处是延长了 USB 设备的列举时间，增加了驱动程序的复杂性。 4.其它组件 EZ-USB系列芯片 内部还包含 I2C总线，以便其能从外部 EEPROM 中下载 8051的固件代码。如果芯片支持 USB 同步输出，其内部还会包含有容量为 2KB 的 FIFO 缓冲区，该系列芯片采用 3.3V供电，且可使用 USB总线电源，它们具有 44脚、 48脚和 80脚三种封装形式，最多可支持 24个 I/O 口， 16根地址总线和 8根数据总线，芯片最小面积只有 1 英寸 2，占用很少的电路板 空间。 5.应用范围 EZ-USB系列芯片 的典型应用是 MP3播放机、扫描仪、打印机和数码相机等设备。为了满足不同用户的需要， Cypress公司为 EZ-USB提供了多种不同的类型芯片，如设备只需使用 USB 块传输且需 8 位数据总线和较高数据传输速率，就可选用AN2131SC。 图 3-2 是 80 脚 AN2131QC 的封装形式，它是该系列芯片中引脚最多、功能最强的一款，其它型号都是它的简化。 图 3-2 80脚 AN2131QC 的封装形式 3.2 系统硬件模块电路的设计 3.2.1 电路总体 方框图 图 3-3是电路总体方框图。 DIS#1VCC2GND3CLK244GND5GND6A07A18A29A310A411A512GND13GND14A615A716GND17AGND18XIN19EN20AVCC21VCC22GND23EN24RESET25A826A927A1028A1129PC030PC131PC232A1234A1335A1436A1537PC438PC539PC640PC333PC741VCC42GND43PB044PB145PB246PB347D048D149D250D351PB452PB553PB654PB755GND56D457D558D659D760BKPT61VCC62GND63SDA64SCL65WE66N/C67PA068PA169PA270PA371GND72PA473PA574PA675PA776USBD-77GND78USBD+79PSEN#80AN2131QC80-PQFP单片机 串行通信 可编程逻辑 器件 列队缓冲器 D/A 转换 运算放大 示波器 PC 机 nts天津工程师范学院 2009 届 本科生 毕业设计 12 图 3-3 硬件原理框图 3.2.2 USB 接口单元 USB接口单元的主要实现芯片为 Cypress 公司的 AN2131QC，负责完成硬件系统和 PC机之间的数据传输。其中， AN2131QC的 DISCON#和 USB D+管脚间接有 1.5K电阻，以选择全速 USB 传输： PC1 用于控制 TLC7524 的工作状态，以决定是否输出波形；数据总线 D0 D7 负责将主机发出的数据输出到 IDT7202,以供 TLC7524 进行DA转换； PC4 PC7用于向 EPM7064发出 DDFS 频率控制字，以选择波形输出的频率；PB0 PB7用于向 DAC0832 提供数据，以控制波形输出的幅度； PA6和 PA7用于控制发光二极管 LED1与 LED2的点亮和熄灭，以指示硬件系统是否正在工作。图 3-4是USB接口原理图。 图 3-4 USB接口单元部分 A07PA0/T0out68A18PA1/T1out69A29PA2/OE#70A310PA3/CS#71A411PA4/FWR#73A512PA6/RxD0out75A615PA7/RxD1out76A716A826PB0/T244A927PB1/T2EX45A1028PB2/RxD146A1129PB3/TxD147A1234PB4/INT452A1335PB5/INT5#53A1436PB5/INT654A1537PB7/T2OUT55D048PC0/RxD030D149PC1/TxD031D250PC2/INT0#32D351PC3/INT1#33D457PC4/T038D558PC5/T139D659PC6/WR#40D760PC7/RD#41SCL65SDA64WAKEUP#66CLK244XIN19XOUT20C48TST14C24TST13TM16TM05TEST72RESET25GND018GND13GND217GND323GND443GND556GND663GND778AVCC21VCC12VCC222VCC342VCC462DISCON#1USD+79USBD-77NC67BKPT61PSEN#80EA24PA5/PRD#74U1AN2131QCSCLSDAXINXOUT+3.3VRESETBKPTEADISCUD+UD-12345678P812345678P5R61.5KR724R824DISCUD+ D+UD- D-12CRY112MHZ30pFC130pFC3XINXOUT2.2KR12.2KR210KR5+3.3V+3.3VEASCLSDAPB0PB1PB2PB3PB4PB5PB6PB710KR141KR131uFC4+3.3VRESETUD+PA6PA7nts天津工程师范学院 2009 届 本科生 毕业设计 13 3.2.3 DDFS 控制单元 DDFS控制单元的主要芯片为 Altera公司的 EPM7064，负责控制系统输出波 型 的频率。图 3-5是 DDFS控制单元。 图 3-5 DDFS 控制单元 其中， EPM7064 的 CLOCK 和 DATA 管脚负责以串行数据方式接收 AN2131QC 发出的频率控制字 (设为 M)，共 15 位，高位在前，低位在后。因系统波形采样点数为64点，所以最终输出波形的频率为： 15( / 4 )2 6 4o scfMf =0.48828125 M 其中 ,oscf为 EPM7064 所选用的频率 ,本例为 4.096MHz。因此系统输出的最低频率为 0.488Hz(约 0.5Hz),最高频率为 15999.5Hz，频率分辨率为 0.5Hz，相对误差为 2.4%。表 3-1列出了几种典型频率所对应的控制字。 表 3-1 典型输出频率所对应的控制字 控制字 输出频率 /Hz 控制字（ M） 输出频率 /Hz 1 0.488 4096 2000 15 7.32 8192 4000 INPUT/GCLRn1INPUT/GCLK43INPUT/OEI44INPUT/OE2/GCLK22I/O(TDI)7I/O(TMS)13I/O(TCK)32I/O(TD0)38I/O4I/O5I/O6I/O8I/O9I/O11I/O12I/O33I/O34I/O36I/O37I/O39I/O40I/O41I/O24I/O25I/O26I/O27I/O28I/O29I/O31I/O14I/O16I/O17I/O18I/O19I/O20I/O21GND42GND30GND22GND10VCCINT3VCCINT15VCCINT23VCCINT35EPM7064CLEAR4MHZCLOCKTDITMSTCKTD01KDATA+5VLOADnts天津工程师范学院 2009 届 本科生 毕业设计 14 255 124.5 16384 8000 2048 124.5 32767 15999.5 3.2.4 波形输出单元 波形输出单元的主要实现芯片为 TI 公司的 TLC7524 和美国国家半导体公司的DAC0832，它们的输出形式均为电流。为了 得到 电压信号，使用了运算放大器 OP07和 OP27。本系统中， TLC7524 的片选信号 CS 和 DAC 寄存器写选通信号。 WR 都与AN2131QC芯片的 PC1 连接，这时，只要 PC1 管脚输出低电平， TLC7524 就开始进 行DA 转换，并将 FIFO 存储器 IDT7202 输出的数据直接写入 DAC 寄存器，系统输出的波形也就随之变化。 DAC0832 工作于直通方式：即数据允许锁存信号 ILE接高电平，CS 片选信号、数据传送信号 XFER 和写选通信号 1WR 与 2WR 均接低电平。这时，DAC0832 会实时将 AN2131QC 芯片 PB 口的输出数据转换成模拟量，以控制 TLC7524的参考电压 REF。图 3-6是 波形输出单元 。 图 3-6 波形输出单元 REF15RFB16CS12WR13DB011DB74DB65DB56DB47DB38DB29DB110GND3VDD14OUT11OUT22U6TLC7524CNCS1WR12WR218ILE19XFER17D107D116D125D134D1416D1515D1614D1713GND3GND10VDD20VREF8RFB9IOUT111IOUT212U4DAC0832VCCVCC+12V-12VUOUTREF-12V+12VVCCDAOUT85234671U5OP07AZ83267451U7OP27AZ12345678P13PB0PB1PB2PB3PB4PB5PB6PB712P12Header 2DAOUTREFP14SMBDAOEnts天津工程师范学院 2009 届 本科生 毕业设计 15 4 软件的设计与实现 4.1 软件功能及作用 AN2131QC 芯片的固件程序控制整个硬件系统的运行，并负责处理 PC 机发来的各种 USB 请求。本例固件开发所使用的编程语言为德国 Keil 公司的 C51 编译器，集成开发环境为 uVision2。固件共包含 8 个程序文件： main.c、 function.c、de
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号