资源目录
压缩包内文档预览：
编号：516449
类型：共享资源
大小：775.66KB
格式：RAR
上传时间：2015-11-12
上传人：QQ28****1120
认证信息
个人认证
孙**（实名认证）
辽宁
IP属地：辽宁
6
积分
- 关 键 词：
-
机械毕业设计
- 资源描述：
-
fpga常见模块设计(10篇),机械毕业设计
- 内容简介：
-
基于 FPGA 的高频时钟的分频和分配设计 摘要： 介 绍了为 PET（正电子发射断层扫描仪）的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。该电路利用 FPGA 芯片来实现对高频时钟的分频与 分配，并用 LVDS 传输标准对生成的多路时钟信号进行传输，从而最大程度地减少了输出各路时钟之间的延时偏差，同时利用低压差分信号的传输特性增强了信号 的抗干扰能力。文章给出了采用 VHDL 语言编写的时钟电路程序代码。 关键词： FPGA；高频时钟； VHDL 引言 随 着应用系统向高速度、低功耗和低电压方向的 发展，对电路设计的要求越来越高 传统集成电路设计技术已无法满足性能日益提高的整机系统的要求。同时，由于 设计与工艺技术水平的提高，集成电路规模越来越大，复杂程度越来越高。目前已经可以将整个系统集成在一个芯片上，即片上系统（ 缩写为），这种芯片以具有系统级性能的复杂可编程逻辑器件（）和现场可编程门阵列（）为主要代表。与主要实现组合逻辑功 能的相比，主要用于实现时序逻辑功能。对于设计来说，采用在实现小型化、集成化和高可靠性 系统的同时，还可以减少风险、 降低成本、缩短开发周期。 nts 系统硬件组成 本 文介绍的时钟板主要由于为（正电子发射断层扫描仪）的前端电子学模块提供路系统时钟（）和路同步时钟（）。时钟信号 之间的偏差要求在之内。为了消除各路时钟信号之间的偏差，文中介绍利用来实现主时钟的分 频、零延时输出和分配，同时利用技术实现多 路时钟的传输的实现方法。图所示是其硬件设计示意图。 由 图可知，该时钟电路的具体工作原理是：首先由精密晶体振荡器产生的时钟信号，然后经时钟驱动芯片输入芯片的时钟引脚 以作为时钟源。该时钟在芯片内部经（延迟锁定环）模块分别生成的系统时钟和的同步时钟 电平信号 ，然后由内部的（输入输出功能模块）分配到个输出引脚（路系统时钟和路同步 时钟），这路电平信 号两两进入块（两路）驱动转换芯片后，即可转换为信号并通过差分双绞线传输给前端电子学模块的块数字电路板。 nts图 2 的结构 单 元型主要由三部分组成：可配置逻辑模块（ ），输入、输出模块和可编程连线（ ）。对于不同规格的芯片，可分别包含 、 、 甚至 个阵列，同时配有、 、甚至个以及为实现可编程连线所必需的其它部件。图所示是本设计中使用的芯片的内部结构。 公司的系列 公司目前生产的有两类代表性产品 一类是系列 另一类是 -系列。这两类产品除具 有 的三种基本资源（可编程、可编程逻辑功能模块和可编程布线等）外 还具有片内资源。但两种产品也有所不同。其中 可以用于实现片内分布，同时专门为实现可编程片上系统开发的系列，其片内分布和块都可以实现，并可实现片上 系统所要求的其他性能，如时钟分配和多种电平接口等特性。系列与系列产品相比，除了块数量少于系列产品 外，其余有关性能（如典型门范围、线宽、金属层、芯内电压、芯片输入输出引脚电压、系统频率和所 含个数等）都基本相同，它的一个突出优点（也是本设 计选用该系列芯片的主要原因）是：该系列产品是专门为取代掩膜门阵列的低价位，在达到门阵列数量时，其价格可与门阵列相比。因此，本文介绍的时钟 电路的设计选用系列 -中的芯片来实现。 用实现时钟分 频和分配 nts如 图所示 系列芯片内部含有四个全数字延时锁定环（），每一个可驱动两个全局时钟分布网络。通过控制输出时钟的一个 采样 可以补偿由于布线网络带来的时钟延时，从而有效消除从外部输入端口到器件内部各个时钟负载的延时。除提供对用户输入时钟的零延时之外，还具有 时钟倍频和分频功能。它可以对时钟源进行两倍频和、或分频。本设计就是利用的零延时和分频功能来实现对 时钟的输出和分频后（约）时钟的输出。 数字延时锁定环（）的结构原理 图 是一个的内部原理框图，它由各类时钟延时线和控制逻辑组成。延时线主要用于对时钟输入端产生一个延时。通过器件内部的时钟分布网络可将 该输入时钟分配给所有的内部寄存器和时钟反馈端。控制逻辑则主要用于采样输入时钟和反馈时钟以调整延时线。这里所说的延时线由压控延时或 衰减延 时组件构成，系列芯片选用了后者。可在输入时钟和反馈时钟之间不停地插入延时，直到两个时钟的上升沿同步为止。当两时钟同步时， 锁定。在锁定后，只要输入时钟没有变化，两时钟就不会出现可识别偏差。因此，输出时钟就补偿了时钟分布网络带来的输入时钟延时，从而消 除了源时钟和负载之间的延时。 功能的实现 系列芯片内含专门实现功能的宏单元模块，其结构简图如图所示。该模块由、和三个库元件组成 其原理 框图如图所示。图中，库元nts件用于实现的主要功能 包括完成时钟的零延时输出、时钟的倍频以及分频和镜像操作。而和 则分别实现外部时钟的输入以及将输出时钟分配到芯片引脚。本设计的时钟分频就是将的时钟由输入 经分频后再 由端传给 然后经片内分配到芯片的普通输出引脚。 软件实现 在设计的总体构思和器件选择完成后，必须进行的工作是建立设计输入文件，该文件主要用于描述所设计电路的逻辑功能。这里使用的是公司提供的开发工具 。本设计采用硬件描述语言来设计，其部分程序如下： ( : ; _ : _ _ ( ); _ : _ _ ( ); ; _ nts ( : _ ; : _ ; : _ ; : _ ; : _ ; : _ ; : _ ; : _ ; : _ ; : _ ); ; ； : ( , ); :
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号