数字锁相环4046的锁相和压控振荡原理传感器采集设计
收藏
资源目录
压缩包内文档预览：
编号：517097
类型：共享资源
大小：142.80KB
格式：RAR
上传时间：2015-11-12
上传人：QQ28****1120
认证信息
个人认证
孙**（实名认证）
辽宁
IP属地：辽宁
3.6
积分
- 关 键 词：
-
毕业设计论文
- 资源描述：
-
数字锁相环4046的锁相和压控振荡原理传感器采集设计,毕业设计论文
- 内容简介：
-
英文摘要 2 Abstract Measuring vehicle speed vehicles is an important component of the project. This paper is based on the use of digital PLL lock-in the 4046 and VCO with the principle of reasonable acquisition sensor signal. This is the use of the ignition signal magnetic induction converted speed signals Then after limiting and voltage comparator of the square wave signal is converted into the form of pulses, After treatment, the signal given to the 4,046 DPLL input signal ports, The use of 4046 compared with the second phase, when the output signal phase of the input signal with a constant phase difference, output signal frequency of the input signal frequency integer multiples. Frequency depends on the size of phase comparison of the output signal by the low-pass filter after the voltage and 6, 7 pin capacitance between the pin on 11, 12 and the external resistor size. 4046 output signal Counting, data latches, gave decoding circuit, Decoding the total output driving LED cathode direct measurement results show. In this paper, the program will be used for different cylinder motor speed measurement, has some practical value and prospects. nts引言 1 第一章 引言 1.1 锁相环基本原理 一个典型的锁相环（ PLL）系统，是由鉴相器（ PD），压控荡器（ VCO）和低通滤波器（ LPF）三个基本电路组成，如图 1， Ud = Kd ( i o) UF = Ud F（ s） i o 图 1 1.1.1鉴相器（ PD） 构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。 1 异或门鉴相器 异或门的逻辑真值表示于表 1，图 2 是逻辑符号图。 输入 输出 A B F 0 0 0 0 1 1 1 0 1 1 1 0 表 1 图 2 从表 1 可知，如果输入端 A 和 B 分别送 2 入占空比为 50%的信号波形，则当两者 存在相位差 时，输出端 F 的波形的 占空比与 有关，见图 3。将 F 输出波 形通过积分器平滑，则 积分器输出波形 的平均值，它同样与 有关，这样，我 们就可以利用异或门来进行相位到电压 的转换，构成相位检出电路。于是经积 图 3 分器积分后的平均值（直流分量）为： U U = Vdd * / (1) Vcc 不同的 ，有不同的直流分量 Vd。 与 V 的关系可用图 4 来描述。 从图中可知，两者呈简单线形关 1/2Vcc 系： Ud = Kd * (2) 1/2 Kd 为鉴相灵敏度 图 4 2 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为 50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信FOo UKdtd V VPD L P F V C OUiUoVVABF_F = A B + A BFBAnts引言 2 号进行鉴相，对输入信号的占空比不作要求。 1.1.2 压控振荡器（ VCO） 压控振荡器是振荡频率 0 受控制电压 UF（ t）控制的振荡器，即是一种电压 频率变换器。 VCO 的特性可以用瞬时频率 0（ t）与控制电压UF（ t）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为 0，因控制端电压应是直流电压和控制电压的叠加）， VCO的振荡频率，称为自由振荡频率 om，或中心频率，在 VCO 线性控制范围内，其瞬时角频率可表示为： o（ t） = om + K0 UF（ t） 式中， K0 VCO 控制特性曲线的斜率，常称为 VCO 的控制灵敏度，或称压控灵敏度。 1.1.3 环路滤波器 这里仅讨论无源 比例积分滤波器如图 5。 其传递函数为： 1)(1)()()(212 s ssU sUsKiOF式中： 1 = R1 C ， 2 = R2 C 图 5 1.1.4 锁相环的同步与捕捉 锁相环的输出频率（或 VCO 的频率） o 能跟踪输入频率 i 的工作状态，称为同步状态，在同步状态下，始终有 o = i。在锁相环保持同步的条件下，输入频率 i 的最大变化范围，称为同步带宽，用 H 表示。超出此范围，环路则失锁。失锁时， o i，如果从两个方向设法改变 i，使 i 向 o 靠拢，进而使 o =（ i o） ，当 o 小到某一数值时，环路则从失锁进入锁定状态。这个使 PLL 经过频率牵引最终导致入锁的频率范围称为捕捉带 p。 同步带 H，捕捉带 p 和 VCO 中心频率 o 的 关系如图 6。 图 6 R1R2CUi Uo0 6 0 45 6VPH-onts引言 3 1.2 数字锁相环的研究现状 数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片 上去。在基于 FPGA 的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入 FPGA中，构成片内锁相环 . 锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。所谓全数字锁相环路 (DPLL)就是环路部件全部数字化，采用数字鉴相器（ DPD）、数字环路滤波器 (DLF)、数控振荡器 (DCO)构成的锁相环路，其组成框图见图 1示。 当锁相环中的鉴相器与数控振荡器选定后，锁相环的性能很大程度依赖于数字环路滤波器的参数设置。 信号锁相技术广泛应用于自动化控制等领域。利用该技术可以产生同步于被锁输入信号的整数倍频或者分数倍频的输出控制信号。锁相环的基本结构是由鉴相、环路滤波、可控振荡器和 M倍分频等模块组成的一个反馈环路，如图 1所示。输入的被锁信号首先与同步倍频信号经过 M倍分频后产生的锁相信号进行鉴相处理，输出相位误差信号。环路滤波模块通常 具有低通特性，它将相位误差信号转化为稳定的控制信号，从而控制可控振荡器模块，产生稳定的频率信号输出。这个频率信号就是所需的同步倍频信号。如果整个反馈环路锁相稳定，锁相环输出的同步倍频信号的频率就是其输入的被锁信号频率的 M倍。假如被锁信号在输入鉴相模块之前又先被分频了 L倍，则锁相获得的同步倍频信号的频率就是被锁信号频率的 M/L倍 . 随着通信和控制向数字化方向发展，需要采用数字方式实现信号的锁相处理。然而，设计全数字锁相环存在许多问题。首先，由于在全数字的锁相环中，各种模拟电平信号变成了方波脉冲或者离散数 据的形式，而且数字控制的振荡信号源不再具有类似于模拟压控振荡器的近似线性特征，这使得数字锁相系统难以设计和分析。其次，传统的数字锁相系统仍然希望通过采用具有低通特性的环路滤波，从而获得稳定的振荡控制数据。但是，在基于数字逻辑电路设计的锁相环nts引言 4 系统中，利用逻辑算法实现低通滤波是比较困难的。于是，出现了一些脉冲序列低通滤波计数电路，其中最为常见的是“ n 先于 m”环路滤波器。这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算，获得可控振荡器模块的振荡控制参数。脉冲序列低通滤波计数方法是一个比较复杂的非线性处理过程， 难以进行线性近似，所以无法采用系统传递函数的分析方法确定锁相环中的设计参数，以及进一步分析锁相性能。此外，有一些数字鉴相方法产生的相位误差脉冲，不仅能反映被锁信号和锁相信号之间的频率差别，还能够利用脉冲宽度反映信号的相位差距。“ n 先于 m”环路滤波方法只对相位误差脉冲的个数进行计数，而没有利用脉宽与相位误差的关系，因此降低了锁相性能。锁相系统包括三个重要的性能指标：锁相范围、锁相速度和稳定性。已有数字锁相系统中的设计参数不能实现这三个性能指标的解耦控制和分析，使性能要求相互制约，无法满足较高的应用需要。 鉴于 上述原因，一些采用具有比例积分特性的数字控制方法来实现环路滤波，从而得到一种新型的全数字锁相环。这种锁相环的具体结构是可以基于数字逻辑电路实现的。在锁相环中应用比例积分控制不仅能够使锁相系统有效地工作，而且通过线性化近似手段，可以定量地计算锁相环的设计参数、评估锁相性能。 1.3 数字锁相环的简单介绍及几种应用 1.3.1 简单介绍 CD4046 是美国无线电公司（ RCA）的产品，主要用于调频和解调、频率合成及电压 /频率转换等。同类类型的器件有 CC4046、 MC14046 等，他们可以与CD4046互换使用。 利用 CMOS 固有的低功耗、宽工作电源、集成度高等特点，可以设计出性能良好、使用方便的锁相环单片电路。其中 CD4046 是一种能工作在 1MHZ 以下的通用 PLL 产品，它广泛应用于通信计算机接口领域。 图 7 示出 CD4046 的电路方框功能图。在这个单片集成电路中，内含两个相位比较器，其中 PD1 是异或门鉴相器；PD2 是边沿触发式鉴相器。另外电路中含有一个 VCO，一个前置放大器 A1，一个低通滤波器输出缓冲放大器 A2 和一个内部 5V 基准稳压管。 从图 7 可看出，引脚 （ 16）是正电源引入端；（ 8）脚是负电源端，在用单电源时接地 ；（ 6）脚，（ 7）脚外接电容C67；（ 11）脚外接电阻 R11 和 C67 决定了 VCO 的自由振荡频率；（ 12）脚外接电阻 R12，它用作确定在控制电压为零时的最低振荡频率 fomin ;(5)脚为A1P D 1P D 2V C OA2+-14346711125816213910151UiV C C4 0 4 6nts引言 5 VCO禁止端，当（ 5）脚加上“ 1”电平 图 7 CD4046原理图 （即 VDD）时， VCO停止工作，当为“ 0” 电平（即 VSS）时， VCO工作；（ 14）脚是 PLL参考基准输入端；（ 4）脚是 VCO输出；（ 3）是比较输入端；（ 2）和（ 13）脚分别是 PD1和 PD2的输出端；（ 9）脚是 VCO的控制端；（ 10）是缓冲放大器 的输出端；（ 1）脚和（ 2）脚配合可做锁定指示；（ 15）脚是内设 5V基准电压输出端 1.3.2 CD4046 的主要用途 1.3.2.1CD4046用作选频电路 CD4046是内之锁相环的数字集成电路。当有输入端叫输入一定幅值（ NIN 100mA）的信号时，若其频率 f 与 CD4046 内 VOC 的中心频率 f0相同，则相位比较器 PC的锁定指示输出端较有低电平 (约 0.1V)转为高电平（ 4.9V），既输出一个上跳脉冲。利用 CD4046这一特性，可在频份制药控系统中对频率为 f0的信号进行选频。 图所示电路是采用 CD4046的选频电路VDD1667U in149 1211U01CD 40 463413C1C2R1 R2R3V S S为实现 CD4046 内部 VOC 的频率捕捉和锁定功能，对 CD4046 的外围 RC 元件参数的设计按一下步骤进行。 为确保输入信号在 VCO 内频率捕捉、锁定，在 VCO 中心频率 f0附近应有容许的宽带，以便可靠的选出指令信号。中心频率 f0的只有外接元件 R1 、 C1 的参数确定。跟据设定的 fmin 求出 C1 、 R2 的值。 nts引言 6 根据设定的 fmax/fmin 求的值，求出 R2 / R1 并根据步骤 1 求得的 R2 求出R1 。按上述步骤求得的 C1 、 R2 、 R1 后，当输入信号的频率在 fmax-fmin 容许的范围内变化时，电路就能捕获并锁定，他输出的低电平转为高电平。 1.3.2.2 CD4046 用作可控振荡器 可利用 CD4046 内置压空振荡器 (VCO)和外引脚脚（ INH端）对 VCO的电平进行控制，若加两个元件 C1 、 R1 就组成了一个 CD4046可控多谐振荡器，它的电路图如图 所示 U04169U IN56711 3 8CD 40 46V S SC?R1V D DVDD166714U in9118U04CD 40 4653C?CA PR1V S S确定 VCO 中心频率 f0的振荡元件是 C1 、 R1 ，无需外接 R2 （ R2 =）， R2 用于有一定频率范围的振荡（既有频偏）。脚是 CD4046的 VCO的禁止端。当交接高电平（“”）， VCO 停止工作。反之， VCO 工作，开始振荡。若选 R1 =1.8M , 、 =0.47F则图示电路的脚为“ 0”， CD4046 可控振荡器的振荡频率为 2Hz；若 R1 =180k ,C1 =1000pF，则振荡频率约为 2500Hz。 1.3.2.3 CD4046用作频率调制器 利用 CD4046内置的压控振荡器（ VCO） ,从 VCO的控制端端输入一定幅值的音频信号，便可以从 VCO 的输出端脚得到该信号的调频信号。采用 CD4046 的频率调制器电路入图 所示 输入信号的频率调制是在 VCO的中心频率 f0进行的，确定 f0值的外电路仅与 R1 、nts引言 7 C1 的置有关。 1.3.2.4 CD4046用作调频解调器电路 利用 CD4046内置的 VCO和相位比较器 PC可对中心频率为 f0的调频信号进行解调。采用的图形如图所示 VDD1667U in149118U010CD 40 465342 Com po ne nt _1C1R3R1C2V S S将中心频率为 f0的调频信号加至 CD4046 信号的输入端，经 CD4046 内的前置放大后，再加之相位比较器 PC的一个输入端。相位比较器 PC的另一个输入端来自 VCO的控制信号，该控制信号的中心频率于外加的输入信号的调频信号的中心信号 f0相同。因此，加至 PC的两个输入信号为同频信号。经 PC进行相位比较、鉴相后， PC便输出一个与音频信号具有相同变化频率的得包络信号，然后经低通滤波除载频后，便输出解调后的音频信号。 1.4 本论文的目标和方案 1.4.1目标 本设计运用数字锁相芯片具有的锁相和压控振荡功能，产生高频振荡，驱动可变计数器进行不同分频，产生的与汽车转速成正比的信号经计数、译码后显示测量结果。配以合理的传感器采集信号，可用于不同汽缸的汽车转速的测量，具有一定的实用价值和应用前景。 1.4.2方案 nts引言 8 本设计中，传感器采集汽车打火系统 中的电火花信号，此信号经过限幅、信号处理等，送给电压比较器的同相输入端，与反相输入端的恒定电压值进行比较，输出信号为矩形脉冲，高电平为运算放大器的电源电压值。经过处理后的信号送给数字锁相环 4046的输入信号端口，采用 4046 的第二相位比较器，当输出信号的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和电容和外接的电阻的大小，再分频计数显示即可。 nts第二章 总体方案设计 1 第二章 总体方案设计 第一节 总体方案 。本文利用 4046 的锁相和压控振荡原理，结合计数器的分频功能，并通过计数和译码显示测量不同汽缸汽车的转速。数字锁相芯片 4046 结构简单，接线方便，功能扩展容易，在音频发生器设计、鉴相、频率合成、压频转换等方面获得广泛应用 本设计中，传感器采集汽车打火系统中的电火花信号，此信号经过限幅、信号处理 ，送给电压比较器的同相输入端，与反相输入端的恒定电压值进行比较，输出信号为矩形脉冲，高电平为运算放大器的电源电压值。经过处理后的信号送给数字锁相环 4046 的输入信号端口，采用 4046 的第二相位比较器，当输出信号（ 4 管脚）的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和 6、7 管脚间的电容和 11、 12 管脚上外接的电阻的大小。 得到的信号经过整形、分频、计数、显示等一系列处理即可 . 传感器采集信号 信号预处理 电压比较器 4046 锁相 数码管显示 译码器 计数器 压控振荡器 74160 分频 nts中文摘要 1 摘要 测量汽车转速是车辆工程重要组成部分。本文是基于利用数字锁相环 4046的锁相和压控振荡原理配合合理的传感器采集信号。 本文是利用点火信号的磁电感应转换而来的转速信号，然后经过限幅和电压比较将信号转换成方波即脉冲的形式， 经过处理后的信号送给数字锁相环 4046的输入信号端口，采用 4046 的第二相位比较器，当输出信号的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。 频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和 6、 7 管脚间的电容和 11、 12 管脚上外接的电阻的大小 。 4046 的输出信 号经计数器计数，数据锁存后，送给译码电路，译码输出驱动共阴极发光二极管，直接显示测量结果 。 本文的方案将用于不同气缸的汽车转速的测量，具有一定的实用价值和应用前景。 关键词 ： 信号转换 ， 压控振荡 ，相位差 ， 低通滤波 ， 测量转速 nts结论 1 结论 对于 4 缸、 6 缸和 8 缸汽车发动机，为了得到统一的转速计算公式，需要对4046 的输出信号进行不同的分频。对于 4 缸汽车发动机来说， 4046 的输出信号要经过 6 分频，对于 6 缸汽车发动机来说， 4046 的输出信号要经过 4 分频，对于 8 缸汽车发动机来说， 4046 的输出信号要经过 3 分频。而计数器具有分频功能，本设计中选用具有可变计数器功能的 CMOS 芯片 4018。只要把 4018 芯片的 6管脚接到 1 管脚 DATA 端，就构成 6 进制计数器，对输入时钟信号进行 6 分频；只要把 4018 芯片的 4 管脚接到 1 管脚 DATA 端，就构成四进制计数 器，对输入时钟信号进行 4 分频；把第 4 和第 5 管脚经相与后再接到 1 管脚 DATA 端，就构成三进制计数器，对输入时钟信号进行 3 分频；采用一个多路开关就可实现对不同汽缸汽车的转速测量。 4046 的输出信号经计数器计数，数据锁存后，送给译码电路，译码输出驱动共阴极发光二极管，直接显示测量结果。 本设计运用数字锁相芯片具有的锁相和压控振荡功能，产生高频振荡，驱动可变计数器进行不同分频，产生的与汽车转速成正比的信号经计数、译码后显示测量结果。配以合理的传感器采集信号，可用于不同汽缸的汽车转速的测量，具有一定的实用价值和应 用前景。 nts致谢 1 致谢 衷心的感谢导师于桂音副教授对本人的精心指导。他的言传身教将使我终生受益，导师广博的学识和严谨的的治学态度让我深感敬佩！ 感谢电气工程教研室的全体老师和同学多年的关心和支持！感谢所有关心和帮助过我的人们。 图不统一，要求自己画。红笔的地方要修改。版面需调整。画出完整的线路图，电源要自己设计。 nts第三章 设计原理与单元电路 1 第三章 设计原理与单元电路 3.1 车速信号的采集 测量转速的设计方案 方案（ 1） 在转速测量中，有一种利用电磁感应原理制成的磁电转速计，图 为期示意图。旋转盘与被测旋转件固接并随之旋转，而传感器固定不动。旋转盘上的每个齿经过磁极时都会在线圈中感应一个脉冲信号，此信号可以送进二次仪表进行整形并对其放大并对其进行计数。由于旋转盘的齿数已知，在某一特定时间根据所累计的脉冲数，即可求得转速。 方案 (2) 在转速的测量中还可以使用光电式转速传感器，图 为其结构示意图。从光源发射出的光经过圆盘 上的小孔照射到光电元件上。圆盘上开有多个小孔，其转动一周，则光电元件其感光次数与小孔数目相同，从而产生相应数量的电脉冲信号，定时计量电脉冲数目，则可以利用下式计算转速 n= TZC60 ，公式中 C测得的脉冲数 Z 传感器圆盘上的孔数 T测量时间（ s） n转速（ minr ） 显然，若已知车轮动力半径，则很容易算出车辆行使速度。在汽车、拖拉机行使速度测量时多采用 60 脉冲的传感器。 方案（ 3） 还有一种磁电式传感器安装十分简单，只用传感器的输入端（输入端是一个夹子式的输入端）夹住气缸的一个输入端，每次的电火花都能使传感器产生电磁感应，从而使有电信号输出。 nts第三章 设计原理与单元电路 2 在以上三种方案中，前两种较为复杂，计算也很麻烦，安装较为困难，所以我在本设计中采用的是第三种方案。 3.2 二极管限幅电路 限幅器是一个具有非线性电压传输特性的运放电路。其特点是：当输入信号电压在某一范围时，电路处于线性放大状态，具有恒定的放大倍数；而超出此范围，进入非线性区，放大 倍数接近于零或很低。 3.2.1 二极管并联式限幅器 电路如图 1所示，当输入电压低于某一门限电压，即： 时， A点电压低于二极管的导通电压为： ，二极管截止，输出电压为： 当输入电压等于或大于门限电压时，二极管导通， A点电压被箝制在电平上，输出电压不再随输入电压变化而变化，成为一个固定电平： 其电压传输特性如图 2所示。 图 1 并联限幅电路 图 2 并联限幅的传输特性 3.2.2 二极管串联式限幅器 nts第三章 设计原理与单元电路 3 电路如图 3所示，当输入电压低于某一门限电压，即： 时， A 点电压低于二极管的导通电压，即 ，二极管截止，运放输出电压；当输入电压等于或高于门限电压时，二极管导通，运放输出电压为： 其电压传输特性如图 4所示。 图 3 串联限幅电路 图 4 串联限幅的传输特性 3.3 电压比较器的原理 3.3.1 基本原理 电压比 较器的基本功能是能对两个输入电压的大小进行比较，判断出其中那一个比较大。比较的结果用输出电压的高和低来表示。电压比较器可以采用专用的集成比较器，也可以采用运算放大器组成。由集成运算放大器组成的比较器，其输出电平在最大输出电压的正极限值和负极限值之间摆动，当要和数字电路相连接时，必须增添附加电路，对它的输出电压采取箝位措施，使它的高低输出电平，满足数字电路逻辑电平的要求。 3.3.2 几种常见的比较器电路。 3.3.2.1基本过零比较器（零电平比较器） 过零比较器主要用来将输入信号与零电位进行比较， +15V 以决定输出电压的极性。电路如图 1所示： ui 2 7 放大器接成开环形式，信号 ui 从反向端输入，同 A741 6 uo 相端接地。当输入信号 ui 0 时输出 uo为负极限值 UOM 。因此，输出翻转的临界条件是 u + = u = 0。 即： +UOM ui 0 其传输特性如图 2（ a）所示。所以通过该电路输出的电压值，就 可以鉴别输入信号电压 ui 是大于零还是小于零，即可用做信号电压过零的检测器。 uo uo +UOM +UOM 0 ui 0 ui -UOM -UOM (a）理想运放（增益 A） （ b）实际运放（增益 A） 图 2 基本过零比较器的传输特性 对于实际运算放大器，由于其增益不是无 ui 限大，输入失调电压 UOS 不等于零，因此，输 出状态的转换不是突然的， 0 t 其传输特性如图 2 （ b）所示，存在线性区。 uo 由以上工作原理可知，比较器中运放的反 向输入端和同相输入端的电压不一定相等 +UOM 假设输入信号 ui 为正弦波，在 ui 过零时， 0 t 比较器的输出就跳变一次 ，因此， uo为正、负 UOM 相间的方波电压，如图 3 所示。 为了使输出电压有确定的数 值并改善大信 图 3 比较器的输入与输出波形 号时的传输特性，经常在比较器的输出端接上 限幅器。如图 4(a)所示。图中：R=1k， DZ1、 DZ2 采用 5229， UZ1 = UZ2 = 4.3V。 +15V uo ui 2 7 +UZ A 741 6 uo 3 4 R 15V DZ1 0 ui DZ2 nts第三章 设计原理与单元电路 5 UZ (a) 接上限幅器的比较器 （ b）电压传输特性 图 4 在图 4（ b）中： UZ = UZ2 + UD1， UZ = UZ2 + UD1 。 此时 +UZ ui 0 3.3.2.2 任意电平比较器 差动型任意 电平比较器 电路如图 5（ a）所示，输入信号 u i 加到反向输入端，在同相输入端加 +15V 一个参考电压 UREF，当 输入电压 ui ui 2 7 小于参考电压 UREF时，输出为 +UOM，当输入 A741 6 uo 电压 ui 大于参考电压 UREF时，输出为 UOM。 URE 3 4 该电路的传 输特性如图 5（ b）所示。 15V 即： （ a）电路 +UOM ui UREF +UOM 与零电平比较器一样，可以根据 比较器输出 电压的极性来判断输入信号是大于 UREF，还是小 UREF 于 UREF。对于差动型任意电平比较器来说，其比 ui 较电平 UC 就等于基准电压 UREF。 （ b）电压传输特性 3.4 CMOS 数字集成锁相环 利用 CMOS 固有的低功耗、宽工作电源、集成度高等特点，可以设计出性能良好、使用方便的锁相环单片电路。其中 CD4046 是一种能工作在 1MHZ 以下的通用 PLL 产品，它广泛应用于通信计算机接口领域。 图 7 示出 CD4046 的电路方框功能图。在这个单片集成电路中，内含两个相位比较器，其中 PD1 是异或门鉴相器； PD2 是边沿触发式鉴相器。另外电路中含有一个 VCO，一个前置放大器 A1，一个低通滤波器输出缓冲放大器 A2 和一个内部 5V 基准稳压管。 CD4046 主要用于调频信号的研制与解调、频率合 成及电压 /频率转换等。 3.4.1. CD4046 的内部组成图和引脚排列 图为 CD4046 的内部组框图 CD4046 内海一个前置放大器（ A）、两个相位比较器（ ）、一个压空振荡器（ VCO）、和一个低通缓冲放大器（源跟随器）等。 nts第三章 设计原理与单元电路 6 1 CD4046 采用的 16 脚双列直插式塑封结构，各引脚的功能如下： 分别为供电电压的正段 (VDD)和负端 (VCC)，端是信号输入端，一般要求其输入信号电压不宜小于 100mV；脚分别 是相位比较器 PC和 PC的输出端 ,通过他们外接的 R2 、 C3组成的低通滤波器送入 VCO的控制脚，、外界电容器 C1 , 郊外接电阻 R1 ， C 1和 R1 决定 VCO 的振荡频率；脚外接 R2 、R2 决定 VCO 的最低振荡频率 fmin , 脚是的禁止端（ INH），当脚至于高电平（“ 1”）时 VCO 便停止工作，而至于低电平（“ 0”）时 VCO 才开始工作；脚是VCO的输出端，时比较输入端，脚是低通滤波后源跟随器的输出端，脚为内部稳压二级管 VDW 的正电压输出端，在电路中外接限流电阻 Rs,是相位比较器 PC的锁定指示输出端，当电路进入锁定状态时，脚输出高电平（“ 1”），而在失锁时脚输出低电 平（“ 0”）。 3.4.2 CD4046 的工作原理 3.4.2.1 数字锁相环 4046 功能简介 数字锁相环 4046包含两个相位比较器，一个压控振荡器（ VCO），一个源极跟随器和齐纳二极管。比较器有两个共用信号输入端，一个是输入信号端，A1P D 1P D 2V C OA2+-14346711125816213910151UiV C C4 0 4 6nts第三章 设计原理与单元电路 7 一个是比较信号输入端，对于大幅值信号，可直接耦合到比较器输入端，对于小幅值信号，可通过电容耦合到放大器上，再送给信号输入端。 相位比较器 1是一个或门，产生相位差信号（相位比较器 1输出），并在压控振荡器的输出信号中心频率处保持 90 相移不变。只要输入信号和比较信号 （占空比都为 50%）的相位差保持恒定，压控振荡器输出信号的中心频率就跟踪输入信号的频率，这也是锁相环锁相的本质。 相位比较器 2是边缘触发的数字存储网络，产生相位差信号（相位比较器 2输出）和锁定信号（相位脉冲输出），并在压控振荡器的输出信号中心频率处保持 0 相移不变。只要输入信号和比较信号（与占空比无关）的相位差保持恒定，压控振荡器输出信号的中心频率就跟踪输入信号的频率。 压控振荡器（ VCO）产生的信号从 VCO OUT 输出，振荡频率由压控振荡器输入信号（ VCO IN）和 6、 7 管脚间的电容和 11、 12 管脚上接的电阻共同确定，当外围参数确定后，振荡频率的大小与压控振荡器输入信号成线性关系。 源极跟随器通过外接 10k 以上的电阻接地。当 INHIBIT 输入端信号为高电平时，就会屏蔽压控振荡器和源极跟随器来减小功耗。齐纳二极管主要起稳压作用。 3.4. 2.2 CD 4046 有以下 两个特点 能锁定接近 VCO 中心频率的谐波的输入频率。 加在 PC输入端的两个输入信号的相位差在 0-180 之间，在中心频率 f0出相位差为 900 。相位比较器（ PC）是一个边沿控制的数据存储器，它的作用主要是由触发器（四个）、控制门和三态门等组成，由于输入信号只在上升沿时起作用，因此对输入信号的占空比无限制。当脚输入信号的频率高于脚输入信号的频率时，低通滤波器的输出电压上升；反之，当脚的输入信号的频率较高时，低通滤波输出电压信号下降，当两个输入的频率和相位都相等时，输出端为高阻状态，滤波器输出电压不变。同时，脚 输出高电平（“ 1”），表示已处于锁定状态，如果脚无信号，则 PC时 VCO处于最低振荡频率下。 3.4.2.3.CD4046 的主要典型能参数 3 主要参数如下： 工作电压： VDD =3-18V 输出电压：输出低电压平 UoL=0.05V，输出高电平电压 UoH依所加电源电压VDD 的不同而不同。当 VDD =5V时， UoH=4.95V;当 VDD =10V时， UoH=9.95V ；nts第三章 设计原理与单元电路 8 当 VDD =15V时， UoH=14.95V。 输出电流：包括输出低电平电流 IoL和输出高电平电流 IoH。对于输出低电平电流 IoL，当 VDD =5 时， IoL=0.51Ma;当 VDD =10V 时 ,IoL=1.3mA ; 当 VDD =15V时 IoL=3.4mA。对于输出高电平电流 IoH，当 VDD =5时， IoH=-0.51mA; 当 VDD =10V时 , IoH=-1.3mA; 当 VDD =15V时 ,IoH=-3.4mA。 输出位移电压 UQ（脚）当 RS10V时， UQ=2.5V。 输出阻抗 RI （脚）：当 VDD =5时， RI =1 M;当 VDD =10V时， RI =200k ; 当VDD =15V时， RI =100k。 稳压二极管稳态电压 UZ =4.45V-6.15V(IZ =50 A)。 最高工作频率 fmax（ VCO） ：当 C 1=50pF ， R1 =10k， R2 = 时， fmax 0.8MHZ 当 C 1=50 Pf， R1 =5k , R2 = 时， fmax 1.4 MHZ 。 3.4.3.数字锁相环 4046 在本设计中的应 用 本设计中，传感器采集汽车打火系统中的电火花信号，此信号经过限幅、滤波、稳压，送给电压比较器的同相输入端，与反相输入端的恒定电压值进行比较，输出信号为矩形脉冲，高电平为运算放大器的电源电压值。经过处理后的信号送给数字锁相环 4046 的输入信号端口，采用 4046 的第 二相位比较器，当输出信号（ 4管脚）的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和 6、 7 管脚间的电容和 11、 12 管脚上外接的电阻的大小 。 3.5 计数与分频 3.5.1 计数器 所谓“技术”，就是累计输入脉冲的个数。计数器就是实现“计数”操作的时序逻辑电路。计数器的应用十分广泛，典型的数字系统几乎都包含有计数器。计数器不仅可以用来计数，也可用来定时、分频等。 按技术脉冲引入的方式可将计数器分为同步计数器和异步技术器，这里“同步”和“异 步”的含义完全与同步和异步时序逻辑电路一致；按计数进位制可将计数计数器分为二进制（ 2n 进制）计数器和非二进制计数器，在非二进制计数器中，最常用的是十进制；按计数器增规律，可分为加法计数器、减法技术器和可逆计nts第三章 设计原理与单元电路 9 数器。 二进制计数器很简单，运算也方便，但人们最习惯的是十进制计数器，现在我主要介绍一下同步十进制计数器。其中， 74160 在普通同步十进制计数器电路的基础上又增加了置数、异步置零和保持功能。 LDCRQ1D0CQ2 Q3D1 D2 D3TQ0Cp74160图 同步计数器 74160 的符号 Q1Q2Q3Q0CPZ图 同步十进制 计数器的时序波形 有时需图可以看出 Q3 对脉冲 CP 来讲，当输入 10 个 CP 脉冲， Q3 才输出一个完整的脉冲所以计数器也叫做十分频电路。 用集成计数器构成任意进制计数器 3.5.1.1 概述 目前芯片厂商生产的 TTL和 COMS中规模集成计数器，品种较多，功能完善，通用性较强。在实际应用中，已不必再用触发器和门店录去设计计数器，而可以直接使用集成计数器进行二次设计。在使用集成电路使不用去剖析集成电路的级内部结构，一般只需要查阅手册给出的芯片引脚和功能表，按其指定的功能使用即可。 于置功能在集成计数器中有一个欲置控制端 ，非号表示低电平有效，当为零时，可是计数器的状态等预设定的输入端的数据。 欲置控制有同步和异步两种方式，同步预置时，欲置控制端信号变为有效之后并不立即实现欲置功能，而是要等下一个时钟脉冲，有效沿到来时才能完成欲置功能。基欲置的实现与时钟同步。异步欲置时，当控制端信号变为有效电平时立即将欲置数据送到各触发器，而于时钟信号无关。 置零功能 置零功能也能有异步和同步之分其含义欲同步和异步欲置的含义相同。 nts第三章 设计原理与单元电路 10 3.5.1.2 中规模集成计数器的级连 级连分为同步和异步之分，我们再次主要介绍一下异步级连。 异步级连时， 是用前一级计数器的仅为输出 C作为后一级计数器的时钟信号，图 是用两片 74160 进行异步级联的，模值是 10*10=100 的计数器，两片的 P 和 T恒为 1，都是在计 LDCRQ1D0CQ2 Q3D1 D2 D3TQ0Cp741601LDCRQ1D0CQ2 Q3D1 D2 D3TQ0Cp74160111CPQ0 Q1 Q2 Q3 Q4 Q5 Q6 Q7图 同步集成计数器的异步级连 状态，第一片每一次计数到 9 是 C 段输出为高电平，经反向后是第二片的 CP 端位低电平，下一个计数输入脉冲到达后，第一片成 0（ 0000）状态， C 端跳回低电平，经反向后使第二片输入端产生一个正跳变，使第二片计入 1 ，显然这种接法下两片 74160 不是同步工作的，故称异步级连。 从降 低成本考虑，厂商生产的集成计数器芯片在计数上应用较广的类型，因此在需要人以一种其他进制的计数器时，就需要在但片或多片的基础上采用置零或置数法构成。设芯片（伙级连后）的最大模值为 Mmax,预得到任意模值 M M 的计数器，一般是从 Mmax进制计数器的状态转换途中跳过 Mmax-M 个状态，使其在 M个状态中循环，从而得到模是 M的计数器。 在本设计中，我预用到一个是 10*10*10*10*10的计数器 ，所以，应用到 5个 74160芯片，将其级脸，就可以得到需要的计数器。计数器级连后，再用译码器将其译码，然后在显示即可。下面的土图就是五个 74160级联的电路图，完成的就是五位数的进制，从而满足所需的LDCRQ1D0CQ2 Q3D1 D2 D3TQ0Cp741601LDCRQ1D0CQ2 Q3D1 D2 D3TQ0Cp741601111CP111LDCRQ1D0CQ2 Q3D1 D2 D3TQ0Cp74160LDCRQ1D0CQ2 Q3D1 D2 D3TQ0Cp74160LDCRQ1D0CQ2 Q3D1 D2 D3TQ0Cp74160111111Q0 Q1 Q2 Q3 Q4 Q5 Q6Q8Q7Q 10Q9 Q 11Q 12 Q 14Q 13 Q 15 Q 16 Q 18Q 17 Q 19nts第三章 设计原理与单元电路 11 图 用于五为显示计数器 3.5.2 分频电路 3.5.2.1 方案（ 1） 这是一个由六位移位寄存器加反馈接成的同步时序电路 .由双四位移位寄存器 4015 构成 ,用时序分析法可证明它是一个六态工作环 .工作环的逻辑电路如图 5所示 . 图 5 工作环的逻辑电路 根据给定的逻辑电路可得到电路驱动方程 D2=Q1 D3=Q2 D4=Q3 D5=Q4 将驱动方程代入特征方程 Qn+1=D,得电路状态方程 Qn+12=Q1 Qn+13=Q2 Qn+14=Q3 Qn+15=Q4 其中六个输出实际上就是六个状态的循环值 表 . 逻辑电路的状态转换 CP Q5 Q4 Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 2 0 0 0 0 1 0 3 0 0 0 1 0 0 4 0 0 1 0 0 0 5 0 1 0 0 0 0 6 1 0 0 0 0 0 nts第三章 设计原理与单元电路 12 7 0 0 0 0 0 1 8 0 0 0 0 1 0 从上面的状态转换表中看出 ,六个状态经起始进入循环用了八个 CP 脉冲 .其输出Y0 Y5的波形见总波形图 6,由波形图看出该时序电路输出频率是其 CP脉冲频率的六分之一时序 Y0 Y5 依次滞后 CP 脉冲一个周期 .就功能而言 ,前者是分频 (特定状态下的六分频 );后者是分相 (将输入脉冲一个周期对应 360相位 ,则自 Y0 Y5各输出脉冲相位依次相差 60),这种功能正符合三相晶闸管电路脉冲时序要求 . 锁相分频分相系统实际就是把上述特定状态的六分频器引入锁相环构成 .实际电路中把压控振荡器的输出 Uv作为 CP 的脉冲 ,将 Y0 作为反馈电压送相位比较器 . 由于六分频器的引入 ,锁相环压控振荡频率是输入电压频率的 6 倍 ,而输入电压频率即同步信号 Ut,是晶闸管电路主电源的频率 ,所以 Uv脉冲周期正好 是主电源周期六分之一 ,即不论电网频率如何 ,这个关系被锁相环锁定不变 .模拟 -数字触发器对称度好 ,其原因就在于此 . 六态分频器六个输出中 Y0和锁相环相位比较器的输入端相接 ,所以 Y0的前沿与比较器输出电压 U0脉冲前沿被锁定 ,其余各输出 Y1 Y5脉冲前沿依次滞后 Uv一个周期 (对于 U0来说 60) 三态分频和四态分频 用同样的方法就可以得到 三态分频和四态分频，不同的是使用的芯片的个数不相同，分别致需要有色和四个触发器就可以完成三态和四态的分频功能，使用不同的分频只改变触发器的个数即可。 3.5.2.2 方案（ 2） 分 频的实现 nts第三章 设计原理与单元电路 13 只要把 4018 的 6 管脚输出接到 1 管脚 DATA 端， 4018 就成为六进制计数器，电路连接如图 3所示。 仿真时，在 4018 的时钟 CLK端加上频率为 1MHz的方波信号，观察输入信号Ui 和输出信号 Uo，波形图如图 4 所示，用软件所带测量光标测量两个信号的频率， Ui的频率恰为 Uo的频率的 6倍，用 4018 成功地实现了输入信号的 6分频。 4 分频与 3 分频的实现 只要把 4018芯片的 4管脚接到 1管脚 DATA端，就可对输入时钟信号进行 4分频，把第 4 和第 5 管脚相与后再接到 1 管脚 DATA 端，就可对输入时钟信号进行 3 分 频 ， 相 应 的 电 路 连 接 图 和 仿 真 波 形 不 再 赘 述 。图 4018的 6分频连接方式 以上两种方式都可以实现分频，但是第一种方式中元件态罗嗦，不够简洁，而且在使用时，对于不同的气缸需要不同的电路图，需要对元器件进行不同程度的删减，在调换电路图的连接，使用起来不方便，所以不选用。在第二种方法中，4018芯片使用的不是很广泛，我对 4018芯片的使用功能、其真值表等不是很熟悉，而且价格稍微贵一些。 3.5.3 方案（ 3） 在分频时使用 74160时比较合算的，它是计数器，众所周知的是任何计数器都可以用于分频功能，前面我们已经介绍了 74160的功能、真值表等，所以这里就是用它来实现分频功能。 其实使用 74160 实现 M 分频就是使其计 M个数，实现自启动置零后在计数，实现这种功能一般利用置零法 . nts第三章 设计原理与单元电路 14 现以图所示电路为例来说明置零法构成任意进制计数器的方法。图是将 74160接成 6 进制计数器的电路图， 74160 是 10 进制计数器，所以 Mmax=10,正常循环是从 0000 到 1001。要构成模 M=6 进制计数器，使它计到 0101 状态时，跳过 0110到 1001 这四个状态，而进入 0000 状态。便可以实现模 M=6 进制数，在图中将与非门的输出端接到 74160 的置零端便是实现这一目的。设计数器的初态全为零，则在前 5 个计数脉冲作用下，均按 10 进制的规律正常技术，当第 7 个计数脉冲的下降沿到来的时候， QQQQ 的状态变为 0110，此时， =0 由于是异步置零，则计数器立即被迫置零，所以计数器跳到 =0000 状态，从而终止了 10 进制的计数，实现了模 7 加法计数，其中 0110 只是一个非常短暂的状态，他只起到置零的作用，应忽视他的状 态输出。 3.6 译码与显示 3.6.1 译码器 3.6.1.1 概述 译码是编码过程的逆过程，译码的愿意就是将编码的原意“翻译”过来，还原成由特定意义的输出信息。译码可以将二 进制代码翻译成十进制署、字符，实现译码功能的逻辑电路成为译码器，译码器 再数字技术中有着广发的应用，如各种显示译码器，用译码器实现的数据分配器以及存储器中的地址译码器和控制其中的译码指令译码器等。 A0译码器的框图如图所示。他有 n 个输入端，及 m 个输出端，且 n 和 m 之间的关系满足 2n m A1nA0A1n图 译码器可以分为二进制译码器、十进制译码器和数字显示器等类型。 3.6.2 显示译码器 3.6.2.1.七段字符显示器。在数字系统中经常把测试和运算的结果用十进制数码显译码器 Q0 Q1 Q2 Q3D0 D1 D2 D3PTCL74160CLDCRCP11&nts第三章 设计原理与单元电路 15 示出来。实习那这种功能的逻辑电路成 为数码显示器。 常见的数码显示器有： 1 半导体显示器，即半导体发光二极管显示器； 2 荧光数码显示器，如荧光数码管； 3 液体数字显示器，如液晶显示器等 目前应用最广泛的显示器件时发光二极管 (Light Emitting Diode 简称 LED) 显示器和液晶显示（ Liguid Crystal Dislay 简称 LCD）。 LED 是有特殊的半导体材料（如磷砷化钾等）制成的二极管，当外加正相电压时，其中的电子可以直接与空穴负荷，发出光子，即将 电能转化成光能发出清晰悦目的光线。器正像工作电压一般为 1.5-3V，工作电流需几至十几毫安。 LED 显示器的优点是体积小、寿命长、响应速度快、颜色丰富。缺点是消耗功率大。 LCD 中的液晶是一种结余晶体和液体之间的有机化合物。常温下具有液体的有机化合物流动性和连续性，又具有晶体的某些光学特性。 在外界电场的作用下产生光电效应以达到显示的目的。液晶显示器本身不发光，它仅靠反射外界光线显示字形，所以，在黑暗中不能显示数字。但他的驱动电压低，功能消耗非常小。股广泛应用于电子钟表、电子计算器等便携式仪器仪表中。 图示所示的有 7 条条型发光二极管构成的 7 个字段，另有一个 LED 显示小数点 P。器连接方式有共阴极连接和共阳极连接，对于共阴极连接阳极为高电平的那个字段发亮，将发亮的字段组合起来便是 0-9 是个数字。对于共阳极连接，阳极低电平的那个字段发亮。 图 七段显示 器符号 D?G A D 图 共阴、共阳极 LED 数码管 3.6.2.2 七段显示译码器的设计。 LED 和 LCD 显示器均可以用 TTL 或 COMS 集成电路直接驱动。因此，需要使用显示译码器输入 BCD 码译成数码管所需要的 信号，以便使数码管用十进制数字显示出 BCD 码所表示的数值。 七段显示译码器的输入是 BCD 码，而输出为 a g，用来驱动七段形式显示器，故应设计成 8421BCD 码 4-7 线性译码器，器框图如图 所示。因为发光二极管的工作电压一般在 2V 左右，工作电流为 10-20Ma，故应在译码器和显示器之间串联限流电阻 R，调节电阻 R 可改变发光二极管的工作电流，用以控制发光二极管的亮度。 abfcgdeDPY1234567abcdefg8 dpdpDS?DPY_7-SEG_DPnts第三章 设计原理与单元电路 16 x1x2x4x8 abcdefgabfcgdeD P Y L E D g n 1234567abcdefgD S ?D P Y _7 -S E G图 七段显示译码器框图 以 X8X4 X2 X 1表示译码其输入的 8421 码，以 a、 b、 c、 d、 e、 f、 g 表示
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号