数字逻辑电路测试与设计试卷3.pdf

班级 姓名 学号 密封线内禁止答题 U 数字逻辑电路测试与设计 南南 京京 信信 息息 职职 业业 技技 术术 学学 院院 试试 卷卷 2010 2011 学年第 1 学期 项目三 测试卷 课程名称 数字逻辑电路测试与设计 考试时间 100 分钟 命题人 年 月 日 审批人 年 月 日 使用班级 考试成绩 题号题号 一一 二二 三三 四四 五五 六六 七七 八八 九九 十十 总分总分 阅卷人阅卷人 得分得分 一 选择题 共一 选择题 共 20 分 每题分 每题 2 分 分 1 时序逻辑电路中通常的存储部分元件是 A 计数器 B 触发器 C 译码器 D 编码器 2 有一个左移位寄存器 当预先置入 1011 后 其串行固定接 0 在 4 个移位脉冲 CP 作用下 四位数据的移位过程是 A 1011 0110 1100 1000 0000 B 1011 0101 0010 0001 0000 C 1011 0010 0101 0001 0000 D 1011 0110 1100 0000 1000 3 寄存器要存放 n 位二进制数码时 需要 个触发器 A 2n B n C D 1 n 2 n 2 4 下列电路中不属于时序逻辑电路的是 A 计数器 B 全加器 C 寄存器 D 分频器 5 若将 D 触发器的 D 端连在 端上 经 99 个脉冲后 它的次态 Q t 99 0 则此时的现态 Q t 应为 Q A 0 B 1 C 与现态 Q t 无关 D 不确定 6 某计数器的状态转换图如下 其计数的容量为 单元测试卷 第 1 页 共 9 页 2011 01 09 U 数字逻辑电路测试与设计 A 八 B 五 C 四 D 三 密封线内禁止答题 单元测试卷 第 2 页 共 9 页 2011 01 09 7 某电视机水平 垂直扫描发生器需要一个分频器将 31500HZ 的脉冲转换为 60HZ 的脉冲 欲构成此分频器至少需要 个触发器 A 10 B 60 C 525 D 31500 8 存在约束条件的触发器是 A D 触发器 B RS 触发器 C JK 触发器 D T 触发器 9 四位扭环形计数器电路如下图所示 当时 试判断经过三个 CP 脉冲作用后的状态为 0110 321 nnn QQ 3210 QQQQ 0 nQ Q A 1100 B 0101 C 0010 D 0001 D Q Q D DD Q Q Q Q Q Q Q CP 0 Q1 Q2 Q3 10 某移位寄存器的时钟脉冲频率为 100KHZ 欲将存放在该寄存器中的数左移 8 位 完成该操作需要 时间 A 10 S B 80 S C 100 S D 800ms 000001 11 011 10 110 1 10 U 数字逻辑电路测试与设计 二 二 填空题填空题 共 共 20 分 每空分 每空 2 分 分 1 计数器模数的变化通常的方法有 和 2 若要构成一个六进制计数器 最少用 4 个触发器 它有 个无效状态 密封线内禁止答题 3 74163 为同步清零 若利用 74163 用复位法实现某计数器时 若 Q3Q2Q1Q0 1001 时计数器反馈清零 则此计数器模为 4 时序逻辑电路的输出状态与当前输入状态 与前一时刻的输出 5 将 74290 内部二进制计数器和五进制计数器串接后 可构成 七进制 十进制 计数器 6 输出信号取决于存储电路状态和输入信号状态的时序电路称为 组合逻辑 时序电路 三 判断题 共三 判断题 共 20 分 每题分 每题 2 分 分 1n Q D 与无关 所以它没有记忆功能 n Q1 D 触发器的特性方程为 2 钟控 RS 触发器的触发方式是边沿触发 3 对边沿 JK 触发器 现态为 1 时 若次态为 1 则一定 K 0 J 1 4 触 发 器 的 结 构 形 式 和 逻 辑 功 能 有 一 一 对 应 的 关 系 也 就 是 说 同 一 种 逻 辑 功 能 只 能 用 唯 一 一 种 结 构 来 实 现 5 把一个五进制计数器与一个四进制计数器串联可得到二十进制计数器 6 计数器的模是指构成计数器的触发器的个数 7 环形计数器在每个时钟脉冲 CP 作用时 仅有一位触发器发生状态更新 8 计数器不仅能对时钟脉冲计数 还可用于分频 定时和数字运算等 9 边沿触发器不存在空翻现象 不存在一次翻转现象 单元测试卷 第 3 页 共 9 页 2011 01 09 U 数字逻辑电路测试与设计 10 时 序 逻 辑 电 路 功 能 表 示 方 法 主 要 有 逻 辑 方 程 式 真 值 表 状 态 转 换 图 时 序 图 四 分析设计题 共四 分析设计题 共 40 分 每题分 每题 10 分 分 密封线内禁止答题 1 D 触发器组成的同步计数电路如图所示 分析电路功能 画出电路的状态转换图 10 分 1D FF C1 单元测试卷 第 4 页 共 9 页 2011 01 09 1D FF C1 1D FF C1 CP 0 Q 0 Q 1 Q 1 Q 2 Q 2 Q U 数字逻辑电路测试与设计 密封线内禁止答题 2 主从 JK 触发器组成图所示电路 已知电路的输入波形如图 2 所示 画出 Q1 Q4 端波形 设初始 Q 0 10 分 单元测试卷 第 5 页 共 9 页 2011 01 09 Q Q 1J 1K FFC1 B A CP Q1 Q Q 1J 1K FFC1 B A Q2 CP Q Q 1J 1K FFC1 Q3 B A CP 1 Q Q 1J 1K FFC1 B AQ4 CP 1 U 数字逻辑电路测试与设计 123456CP7 A B 密封线内禁止答题 单元测试卷 第 6 页 共 9 页 2011 01 09 U 数字逻辑电路测试与设计 3 CT74LS290 接成如下图所示的电路 分析计数电路的模 M 为多少 10 分 密封线内禁止答题 单元测试卷 第 7 页 共 9 页 2011 01 09 U 数字逻辑电路测试与设