毕业设计58基于EDA技术的多功能数字钟的设计
收藏
资源目录
压缩包内文档预览：
编号：545284
类型：共享资源
大小：160.94KB
格式：ZIP
上传时间：2015-12-01
上传人：QQ28****1120
认证信息
个人认证
孙**（实名认证）
辽宁
IP属地：辽宁
6
积分
- 关 键 词：
-
电气电子毕业设计论文
- 资源描述：
-
毕业设计58基于EDA技术的多功能数字钟的设计,电气电子毕业设计论文
- 内容简介：
-
编号： 03063048 南阳师范学院 2007 届毕业生 毕业论文（设计） 题 目： 基于 EDA技术 的多功能数字钟的设计 完 成 人： 熊 凯 班 级： 2003-03 学 制： 4 年 专 业： 电子信息与科学技术 指导教师： 黄义定 完成日期： 2007-03-31 nts目 录 摘要 1 绪论 . （ 1） 2 设计原理与功能模块设计 . （ 2） 2.1 设计原理 . （ 2） 2.2 秒、分、时、月、年计数模块 . （ 3） 2.3 日计数模块 . （ 3） 2.4 报警模块 . （ 4） 2.5 时间数据动态扫描模块 . （ 5） 2.6 结果显示模块 . （ 5） 3 模块联调 . （ 6） 4 下载验证和讨论 . （ 6） 参考文献 . .（ 7） Abstract （ 7） 附录 . （ 8） nts第 1 页（共 11 页） 基于 EDA 技术 的多功能数字钟的设计 作 者： 熊 凯 指导教师： 黄义定 摘 要 ： 该设计 介绍了利用 VHDL 语言设计的多功能数字钟的思路 ， 在 MAX +plusII开发环境中编译和仿真了所设计的程序 ,并在可编程逻辑器件上下载验证。 关键词 ： 数字钟 ; 硬件描述语言 ;MAX+plusII 1 绪论 20世纪末，电子技术获得了飞速的发展 ，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节也越来越快。时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间 2。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。注射后，一般等待 5 分钟，一旦超时，所作 的皮试试验就会无效。手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。随时提醒这些容易忘记时间人。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 nts第 2 页（共 11 页） 2 设计原理与功能模块设计 2.1设计原 理 数字钟电路原理框图如图 1 所示 。图 1 数字钟电路原理框图 数字钟电路由秒、分、时、日、月、年 6个计数模块和 1个报警模块、 1个时间数据动态扫描模块、 1个显示译码模块组成。设置计数年份从 2000年到 2099年 ,即年计数模块是 1个 100进制计数器。秒计数模块的计数时钟 clk为 1Hz的标准信号。当数字钟处于正常计时状态时 ,秒计数器的进位输出信号 enmin作为分钟模块的计数信号 ,分计数模块的进位输出 enhour作为小时模块的计数信号 ,依次 ,时进位输出 en2da ,日进位输出 enmon,月进位输出enyear,分别作为日、月、年的计数信号。定义一个手动脉冲输入 set。当set=0时 ,数码管显示时、分、秒 ;当 set=1时 ,数码管显示年、月、日。 6个数码管在位选信号 cs 的控制下进行动态扫描。数字钟除了正常计时外 ,还能够调整时间。在本例中 ,通过手动调节 setmin、 sethour、 setday、 set2mon、setyear5个输入量的高低电平而分别实现对分时日月年的调整。 本例中的数字钟由上述 9个模块组成。设计时 ,首先用 VHDL语言编写各nts第 3 页（共 11 页） 个功能模块 ,分别在 MAX+PLUSII开发环境下编译、仿真 ,然后再用顶层文 件将各功能模块连接起来。以下介绍各模块的设计方法和技巧。 2.2 秒、分、时、月、年计数模块 分计数模块 都是 60进制的加法计数器 ,时、月、年计数模块分别是 24进制、 12进制、 100进制计数器 35。与一般的标准计数器不同的是秒、分、时、月计数模块中分别添加了调节分、时、日和年的功能 ,即当 clk的上升沿到来时 , 分别调节 setmin、 sethour 、 setday、 setyear的高低电平 ,就可达到调整分、小时、日和年的目的。以调节分钟为例 ,VHDL程序实现如下 : enmin-2 =“10” ) then count1 daout daout (3) daout daout (3downto 2) Disp_TempDisp_TempDisp_TempDisp_TempDisp_TempDisp_TempDisp_TempDisp_TempDisp_DecodeDisp_DecodeDisp_DecodeDisp_DecodeDisp_DecodeDisp_DecodeDisp_Dec
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号