计算机组成原理复习提纲总结.doc

计算机系统概述1、 建立整机概念、理解Von Neumann 计算机体系结构思想，以及按此思想设计的计算机组成部件和功能冯诺依曼计算机的基本思想采用二进制形式表示数据和指令。指令由操作码和地址码组成；将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动完成计算任务。这就是“存储程序”和“程序控制”（简称存储程序控制）的概念；指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指 令实现。计算机由存储器、运算器、控制器、输入和输出设备五大基本部件组成，规定了5部分的基本功能2、 怎样区分存储器中存储的是数据还是指令？3、 理解指令与程序的基本概念。数据表示与运算器1. 常用的进位计数制及其相互转换2. 真值和机器数（原码、补码、反码、移码），正数与负数的各种机器码表示方法、特别是0的表示方法真值：现实中真实的数值机器数：计算机中用0和1数码组合表达的数值3. 定点数（定点整整、定点小数）的表示范围4. 浮点数的表示范围，特别是按照IEEE754标准的浮点数表示范围。例1 某浮点数字长32位，其中阶码8位，以2为底，补码表示，尾数24位（含1位数符），补码表示。现有一浮点数（AC5A3E00），请问它所表示的二进制真值是多少？以及该浮点数格式表示的最大正数为多少？最大负数为多少？5. 定点数的加、减运算，特别是减法运算，将被减数变化为补码后进行加法运算。6. 溢出的判断（上溢、下溢）以及检验方法7. 定点数的乘法运算。（原码一位乘法、原码两位乘法、补码一位乘法、补码两位乘法）8. 定点数的除法运算。（原码一位除法【恢复余数法、不恢复余数法】、补码一位除法）9. 浮点数的加减（对阶、尾数加减、规格化后舍入）、乘除运算10. 校验技术：奇偶校验、海明校验、CRC（循环冗余校验）11. ALU的设计（串行进位、先行进位）存储器1. 存储器的分类及其相关概念存储器在计算机中的作用分类：Cache、主存、辅存存储方式分类：RAM、ROM、SAM、DAM存储介质分类：半导体存储器、磁表面存储器、光存储器2. 半导体随即存储器的工作原理，特别是静态存储器与动态存储器的工作原理及其比较。分类：按使用器件，半导体存储器分双极型半导体存储器（TTL）和MOS半导体存储器两种（1）TTL：存储速度高，集成度低，价格高，主要用于小容量的高速存储器（2）MOS：主要用于大容量存储器。根据存储信息机构的原理不同，又分为静态MOS存储器（SRAM)和动态MOS存储器（DRAM)，前者利用双稳态触发器来保存信息，只要不断电，信息是不会丢失的，后者利用MOS电容存储电荷来保存信息，使用时，需不断给电容充电才能使信息保持。半导体存储器的主要优点是存储速度快，存储体积小，可靠性高；主要缺点是断电时，读写存储器不能保存信息。3. 动态存储器的各刷新机制（集中刷新、分散刷新、异步刷新）的优缺点。集中刷新：在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此时必须停止读写操作。缺点，由于在一定时间内不能进行读写操作，故访问存在死区。分散刷新：对每行存储单元刷新分散到美国存取周期内完成。不存在停止读写的死时间，但存取周期加长了，整个系统速度降低。异步刷新：是前两种方式的结合，即可缩短死时间，又可擦很难过分利用最大刷新间隔2ms的特点。4. SRAM的组成结构（存储体、读写电路、地址译码器、控制电路）及其工作过程5. 存储器的扩展（位扩展、字扩展、字位全扩展）位扩展法：只加长每个存储单元的字长，而不增加存储单元的数量字扩展法：仅增加存储单元的数量，而各单元的位数不变字位同时扩展法：既增加存储单元的数量，也加长各单元的位数存储器系统的存储容量： MN位使用芯片的存储容量：LK位(LM，KN)需要存储器芯片个数：(MN)/(LK)例： 利用2K4位的存储芯片，组成16K8位的存储器，共需要多少块芯片？ 解：（16K8）/（2K4）8216即：共需16块芯片。(既需要位扩展，又需要字扩展）又例：利用1K4位的存储芯片，组成2K8位的存储器，共需要芯片数： （2K8）/（1K4）= 22=46. 存储器的地址分配与片选逻辑（与CPU的连接）CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。所以，存储器与CPU之间，要完成: 地址线的连接； 数据线的连接； 控制线的连接/读写线的连接 片选线的链接 合理选用芯片 其他：时序，负载 存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。7. Cache的基本工作原理以及与主存之间的映射方式（全相联映射、直接映射、组相联映射）基本原理：a) cache是介于CPU和主存M2之间的小容量存储器，但存取速度比主存快。主存容量配置几百MB的情况下，cache的典型值是几百KB。cache能高速地向CPU提供指令和数据，从而加快了程序的执行速度。从功能上看，它是主存的缓冲存储器，由高速的SRAM组成。为追求高速，包括管理在内的全部功能由硬件实现，因而对程序员是透明的。b) Cache的设计依据:CPU这次访问过的数据，下次有很大的可能也是访问附近的数据。c) CPU与Cache之间的数据传送是以字为单位主存与Cache之间的数据传送是以块为单位d) CPU读主存时，便把地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是否在Cache中，若在此字立即传送给CPU ，否则，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。映射方式：Cache通过地址映射)的方法确定主存块与Cache行之间的对应关系，确定一个主存块应该存放到哪个Cache行中.全相联映射：可以将一个主存块存储到任意一个Cache行v 优点：命中率较高，Cache的存储空间利用率高v 缺点：线路复杂，成本高，速度低直接映射：将一个主存块存储到唯一的一个Cache行v 优点：硬件简单，容易实现v 缺点：命中率低， Cache的存储空间利用率低 组相联映射：可以将一个主存块存储到唯一的一个Cache组中任意一个行v 组间采用直接映射，组内为全相联v 硬件较简单，速度较快，命中率较高8. Cache 的主存块的替换算法以及写策略替换策略：LFU（最不经常使用 ）：被访问的行计数器增加1，换值小的行，不能反映近期cache的访问情况，LRU（近期最少使用） ：被访问的行计数器置0，其他的计数器增加1，换值大的行，符合cache的工作原理随机替换：随机替换策略实际上是不要什么算法，从特定的行位置中随机地选取一行换出即可。这种策略在硬件上容易实现，且速度也比前两种策略快。缺点是随意换出的数据很可能马上又要使用，从而降低命中率和cache工作效率。但这个不足随着cache容量增大而减小。随机替换策略的功效只是稍逊于前两种策略。写策略：由于cache的内容只是主存部分内容的拷贝，它应当与主存内容保持一致。而CPU对cache的写入更改了cache的内容。如何与主存内容保持一致，可选用如下三种写操作策略。 a) 写回法：换出时，对行的修改位进行判断，决定是写回还是舍掉。b) 全写法：写命中时，Cache与内存一起写c) 写一次法：与写回法一致，但是第一次Cache命中时采用全写法9. 虚拟存储器（页式、段式、段页式）段式管理：把主存按段分配的存储管理方式优点：段的界线分明，段易于编译、管理、修改和保护，便于多道程序共享缺点：段的长度各不相同，主存空间分配麻烦页式管理：以定长页面进行存储管理的方式优点：页的起点和终点地址固定,方便造页表,新页调入主存也很容易掌握，比段式空间浪费小缺点：处理、保护和共享都不及段式来得方便段页式管理：分段和分页相结合的存储管理方式优点：综合段式和页式管理方式的特点缺点：需要多次查表过程页式虚拟存储器概念：以页为信息传送单位的虚拟存储器，即在这种虚拟存储器中，不论是虚拟空间，还是主存空间都被分成大小相等的页，称为页面。 （A）逻辑页：虚存空间，虚拟地址分为两个字段：高位字段为逻辑页号，低位字段为页内行地址； （B）物理页：主存空间，实存地址也分为两个字段：高位字段为物理页号，低位字段为页内行地址页面大小都是相等的，所以页内行地址(位数)是相等的。工作原理 一般方法 （A）CPU提供虚地址：逻辑地址+页内地址 （B）访问页表：页表基址寄存器+逻辑页号 （C）查表。若页面命中：主存地址：物理页号+页内地址 若未命中：启动I/O系统，从外存调入主存。改进 快表+慢表方法：快表由硬件组成，只是慢表的小副本。查表时，由逻辑页号同时去查快表和慢表，当在快表中有此逻辑页号时，就能很快地把找到的对应的物理页号送入主存地址寄存器，并使慢表的查找作废。如果在快表中查不到，那就要多一个访问主存的时间查慢表，从中查到物理页号送入实存地址寄存器，同时，将此逻辑页号和对应的物理页号送入快表，替换快表中应该移掉的内容。优点：管理方便，空间利用率高缺点：页的处理，保护，共享等不方便段式虚拟存储器l 段式虚拟存储器是以程序的逻辑结构所形成的段(如过程，子程度等)作为主存空间分配单位的虚拟存储管理方式，由于各段的长度因程序而异，虚拟地址由段号和段内地址组成。l 为了把虚拟地址变换成实存地址，需要一个段表，段表是表示虚段(程序的逻辑结构)与实段(主存中所存放的位置)之间关系的对照表，段表也是一个段，每一段驻留在主存中，也可存放在外存中，需要时再调入主存。 虚存地址：段号+段内地址l 地址变换段式虚拟存储器的优缺点： （1）优点： 段的界线分明，就是程序的自然分界。 段易于编译、管理、修改和保护。 便于多道程序共享。 某些类似的段(如堆栈，队例)具有可变长度，允许自由调度，以便有效利用主存空间。 （2）缺点：由于段的长度各不相同，段的起点和终点不定，给主存空间分配带来麻烦。容易在段间留下许多空余的零碎主存空间，不好利用，造成浪费。段页式虚拟存储器l 段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。在这种方式中，把程序按逻辑单位分段以后，再把段分成固定大小的页。程序在主存的调入调出操作是按页面为单位进行的，但又可以按段实现共享和保护。l 可兼顾页式和段式的优点，其缺点是在地址变换过程中需要多次查表。l 地址变换在段页式虚拟存储器中，每道程序是通过一个段表和一组页表进行定位的。段表中的每一个表目对应一个段，每个表目有一个指向该段的页表起始地址(页号)及该段的控制保护信息。由页表指明该段各页在主存中的位置以及是否已装入、已修改等状态信息。目前，大中型机一般都采用这种段页式存储管理方式。例题1 一个16K X 32位的存储器，其地址线与数据线的总和是_例题2 某计算机字长为32位，它的存储容量为256KB，按字编址，它的寻址范围是_例题3 某8位机采用单总线结构，地址线根，双向数据线8根，控制总线中与主存有关的/MREQ（允许访存，低电平有效），/RW）高电平为读命令，低电平为写命令）主存地址空间分配为-0-8191为系统程序区，8192-32767为用户程序区，最后（最大地址）2K地址空间为系统程序工作区，按照字节编码。现有如下存储器：ROM： 8K*8位RAM：16K*1位、2K*8位、4K*8位、8K*8位译码器：3:8译码器74LS138请从上述芯片中挑出合适的设计该计算机的主存储器，画出与cpu相联图指令系统1、 什么是指令、什么是指令系统（完整的指令系统包括：数据传送类指令、数据运算类指令、程序控制类指令）2、 指令的格式（操作码、源操作数地址、目的操作数地址、下一条指令地址），地址码按照操作数的地址数量分：零地址、一地址、二地址、多地址；指令按照长度分为：半字长指令、单字长指令、双字长指令。3、 指令的寻址方式：指令寻址（顺序寻址和跳跃寻址）和操作数寻址（常见的9种寻址方式：立即寻址、直接寻址、间接寻址、寄存器直接寻址、寄存器间接寻址、变址寻址、基址寻址、相对寻址、堆栈寻址）例题：已知某小型计算机字长为16位。其双操作数指令的格式为： 0 5 6 7 8 15OPRD其中OP为操作数、R为通用寄存器地址、试说明在下列情况下能访问的最大主存区为多少个机器字？D为直接操作数D为直接主存地址D为间接地址D为变址的形式地址，假定变址寄存器为R1（字长为16位）中央处理器1、 CPU的功能：控制程序的顺序执行、产生完成每条指令所需的控制命令、对各种操作实施时间上的控制、对数据进行算术与逻辑运算、对计算机中出现的异常情况进行处理2、 CPU的基本结构：运算器（算术运算、逻辑运算）控制器（IR、PC、DR、AR、AC、PSW、指令译码器、时序产生器）3、 什么是指令周期？什么是机器周期？什么是时钟周期？指令周期：CPU每读取出并执行一条指令所需的全部时间成为指令周期，即完成一条指令的时间（读取、分析、执行、检查中断）机器周期：通常又称CPU周期，通常把一条指令周期划分为若干个机器周期，每个机器周期完成一个基本操作。时钟周期：在一个机器周期内，要完成若干个微操作。这些微操作有的可以同时执行，有的需要按先后次序串行执行。因而需要把一个机器周期分为若干个相等的时间段，每一个时间段称为一个节拍。节拍常用具有一定宽度的电位信号表示，称之为节拍电位. 节拍的宽度取决于CPU完成一次基本的微操作的时间，如：ALU完成一次正确的运算，寄存器间的一次数据传送等。不同的指令，可能包含不同数目的机器周期。一个机器周期中，包含若干个时钟周期（节拍脉冲或T脉冲）。CPU周期规定，不同的计算机中规定不同 .4、 熟悉几条常用指令周期ADD指令、STO指令、LAD指令、JMP指令、CLA指令5、 控制器的功能：对指令流与数据流在时间与空间上的实施正确的控制控制器完成对整个计算机系统操作的协调与指挥。 (1) 控制机器从内存中取出一条指令，并指出下一条指令在内存中的位置； (2) 对指令进行译码，并产生相应的操作控制信号，送往相应的部件，启动规定的动作； (3) 指挥并控制CPU、内存与输入/输出（I/O）设备之间数据流动的方向 6、 控制器的组成：寄存器、指令译码器、地址形成部件、时序产生器等。7、 什么是微命令？什么是微操作？什么是微指令？什么是微程序？微命令：控制部件向执行部件发出的各种控制命令叫作微命令，它是构成控制序列的最小单位。微操作：是微命令的操作过程。微命令是微操作的控制信号，微操作是微命令的操作过程。微操作是执行部件中最基本的操作。微指令：把在同一CPU周期内并行执行的微操作控制信息，存储在控制存储器里，称为一条微指令.微程序：一系列微指令的有序集合就是微程序。段微程序对应一条机器指令。微地址：存放微指令的控制存储器的单元地址8、 微程序控制器的组成：控制存储器、微指令寄存器、微地址形成部件、微地址寄存器。控制存储器(CM)。这是微程序控制器的核心部件，用来存放微程序。其性能(包括容量、速度、可靠性等)与计算机的性能密切相关。 微指令寄存器(IR)i. 用来存放从CM取出的正在执行的微指令，它的位数同微指令字长相等。微地址形成部件ii. 用来产生初始微地址和后继微地址，以保证微指令的连续执行。微地址寄存器(MAR) iii. 它接受微地址形成部件送来的微地址，为下一步从CM中读取微指令作准备。9、 微程序控制器的工作过程(1)执行取指令的公共操作。取指令的公共操作通常由一段取指微程序来完成，在机器开始运行时，自动将取指微程序的入口微地址送MAR，并从CM中读出相应的微指令送入IR。微指令的操作控制字段产生有关的微命令，用来控制实现取机器指令的公共操作。取指微程序的入口地址一般为CM的0号单元，当取指微程序执行完后，从主存中取出的机器指令就已存人指令寄存器IR中了。(2)由机器指令的操作码字段通过微地址形成部件产生出该机器指令所对应的微程序的入口地址，并送入MA(3)从CM中逐条取出对应的微指令并执行之，每条微指令都能自动产生下一条微指令的地址。(4)一条机器指令对应的微程序的最后一条微指令执行完毕后，其下一条微指令地址又回到取指微程序的人口地址，从而继续第(1)步，以完成取下条机器指令的公共操作。以上是一条机器指令的执行过程，如此周而复始，直到整个程序的所有机器指令执行完毕。10、 微指令的格式：操作控制字段和顺序控制字段（选择域和地址域）以及微地址的形成一条微指令通常至少包含两大部分信息：操作控制字段，又称微操作码字段，用以产生某一步操作所需的各个微操作控制信号。1. 某位为1，表明发微指令2. 微指令发出的控制信号都是节拍电位信号，持续时间为一个CPU周期3. 微命令信号还要引入时间控制顺序控制字段，又称微地址码字段，用以控制产生下一条要执行的微指令地址。微程序地址的形成l 入口地址：每条机器指令对应一段微程序，当公用的取指微程序从主存中取出机器指令之后，由机器指令的操作码字段指出各段微程序的入口地址，这是一种多分支(或多路转移)的情况。l 后继微地址形成方法的方式主要有两种： 1. 增量计数器 ( CMAR ) + 1 = CMAR2. 分支转移11、 微指令编码方法：（直接控制阀、字段直接编码法、字段间接编码法） 12、 硬布线控制器的设计方法以及与微程序控制器的比较13、 什么叫指令流水线？什么叫超标量流水线？流水计算机的系统组成1. 存储器体系：主存采用多体交叉存储器；Cache2. 流水方式CPU：指令部件、指令队列、执行部件a) 指令流水线b) 指令队列：FIFOc) 执行部件：可以有多个采用流水线方式构成的算术逻辑部件构成，可以将定点运算部件和浮点运算部件分开。 总线与输入输出系统1、 总线的作用以及结构（单总线与多总线）总线是各个部件的信息传输线，是各个部件共享的传输介质。借助于总线连接，计算机在各系统功能部件之间实现地址、数据和控制信息的交换，并在争用资源的基础上进行工作结构：单总线，多总线。2、 总线的分类：数据总线、地址总线、控制总线3、 总线的仲裁：集中仲裁（链式查询、计数器定时查询、独立请求）和分布仲裁连接到总线上的功能模块有主动和被动两种形态，其中主方可以启动一个总线周期，而从方只能响应主方请求。每次总线操作，只能有一个主方，但是可以有多个从方。 为了解决多个功能模块争用总线的问题，必须设置总线仲裁部件。对多个主设备提出的占用总线的请求，一般采用优先级或者公平策略进行仲裁 总线占用期：主方持续控制总线的时间。 按照总线仲裁电路的位置不同，仲裁方式分为集中式和分布式两种。为了 减少总线授权线数量，采用如图所示的菊花链查询方式链式查询方式：离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。优点：只用很少几根线就能按一定优先次序实现总线控制，并且这种链式结构很容易扩充设备。缺点：是对询问链的电路故障很敏感，优先级固定。计数器定时查询方式：总线上的任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到请求信号以后