第一次修改_10111组成原理A卷.doc

学院（系） 专业 级 班 学号 姓名 密封线山东大学 计算机组成原理 课程试卷（A） 课程号 80060000 2010 2011 学年 第 1 学期题号一二三四五六七八九十总分复核人得分得分阅卷人 一、单项选择题 ( 每小题1分，共15分 )1. 作为定点纯小数的n位原码的表示范围是_。A.-1,1B.(-1,1C.-1,1)D.(1,1)2. 按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是_。A. 全串行运算的乘法器 B. 全并行运算的乘法器 C. 串并行运算的乘法器 D. 并串型运算的乘法器 3. 算术/逻辑运算单元74181ALU可完成_。A16种算术运算功能 B16种逻辑运算功能 C16种算术运算功能和16种逻辑运算功能 D4位乘法运算功能和除法运算功能4. 浮点数的溢出是以_溢出表现出来的。A. 尾数B.基数 C.长度 D.阶码5. 计算机系统中的存贮器系统是指_。A. RAM存贮器B. ROM存贮器C. 主存贮器D. cache、主存贮器和外存贮器 6. 存储单元是指_。A存放一个机器字的所有存储元 B存放一个二进制信息位的存储元C存放一个字节的所有存储元的集合 D存放两个字节的所有存储元的集合7. 下列存储器的描述中正确是_：A. 多体交驻存储器主要解决扩充容量问题。B. 访问存储器的请求是由CPU发出的。C. cache与主存统一编址。即主存空间的某一部分属于cache。D. cache的功能全由硬件实现。8. 某SRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数目为_。A 8， 512 B 512， 8 C 18， 8 D 19， 89. 双端口存储器所以能高速进行读 / 写，是因为采用_。A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件10. 机器周期通常用_来规定。A主存中读取一个指令字的最短时间 B主存中读取一个数据字的最长时间C主存中写入一个数据字的平均时间 D主存中取一个数据字的平均时间11. 以下叙述中正确描述的句子是：_。A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 以上叙述均不正确12. 系统总线中地址线的功能是_。A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备C. 用于选择外存地址 D. 用于指定主存和I/O设备接口电路的地址13. 在集中式总线仲裁中,_方式对电路故障最敏感。A. 链式查询 B. 计数器定时查询C. 独立请求 14. 同步控制是_。A. 只适用于CPU控制的方式B. 只适用于外围设备控制的方式C. 由统一时序信号控制的方式D. 所有指令执行时间都相同的方式15. 在微型机系统中，外围设备通过_A_与主板的系统总线相连接。A适配器 B. 设备控制器 C. 计数器 D. 寄存器二、填空题（每空1分，共20分）1. 存储_并按_顺序执行，这是冯诺依曼型计算机的工作原理。得分阅卷人2. 汉字的输入编码、_、_是计算机用于汉字输入、内部处理、输出三种不同用途的编码。3. 一位全加器FA的本位和及进位逻辑表达式分别是_、_。4. 若要设计一个32位的ALU，每16位构成一个组，为实现组内并行进位，组间串行进位方式，共需要_片74181和_ 片74182。5. 相联存储器不按地址而是按_访问的存储器，在cache中用来存放_。6. Cache是一种_存储器，是为了解决CPU和主存之间_不匹配而采用的一项重要的硬件技术。现发展为多级cache体系体系。7. 主存与cache的地址映射有全相连、 _、组相连三种方式。其中 _方式适度地兼顾了其他二种方式的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。8. CPU中至少有如下六类寄存器，除了_寄存器，程序计数器，_寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。 9. 硬布线控制器的基本思想是:某一微操作控制信号是指令操作码译码输出,_信号和_信号的逻辑函数。10. 微型机算计机的标准总线从16位的 _总线，发展到32位的EISA总线和VISA总线，又进一步发展到_位的PCI总线。第 1 页 共 4 页 学院（系） 专业 级 班 学号 姓名 密封线山东大学 计算机组成原理 课程试卷（A） 课程号 80060000 2010 2011 学年 第 1 学期得分阅卷人三、解答题（8小题，共45分）1. 某加法器进位链小组信号为C4C3C2C1,低位来的进位信号为C0, 请分别写出串行、并行进位方式的C4C3C2C1的逻辑表达式。（5分）2. 对2求补器电路的逻辑表达式为：其中E是使能控制信号，是对的求补扫描输出。设n=3:（1） 画出对应的逻辑电路图。（2） 设与门、或门的延时均为2T，异或门的延时为3T，求上述电路的总时间延时。（共6分）3. 设x=11000, y=-11111，用原码除法阵列（加减交替法）计算xy。要求列出求解竖式，并求出7位商及对应的余数。（6分）4. 下图是一个无溢出检测逻辑的n位行波进位补码加减法器逻辑电路图，要求：（1） 给出单符号位溢出检测逻辑表达式。（2） 在图中添加相应的的溢出检测电路。（共5分）第 2 页 共 4 页 学院（系） 专业 级 班 学号 姓名 密封线山东大学 计算机组成原理 课程试卷（A） 课程号 80060000 2010 2011 学年 第 1 学期5. 现有一64K2位的存储器芯片，欲设计具有同样存储容量的芯片，应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。（5分）6. 用16K8位的DRAM芯片（行列地址均为7位）组成64K32位存储器，设存储器的读写周期为0.5us，CPU在1us内至少访问一次，试问采用哪种刷新方式较合理？两次刷新的最大时间间隔是多小？对全部单元刷新一遍所需的实际刷新时间是多少？（6分）7. 某机器采用四体交叉存储器，总线周期为，存储周期为T，交叉存取度m = T/= 4，今执行一段小循环程序，此程序存放在连续地址单元中，假设忽略指令的执行时间，而且在指令执行过程中不需要到存储器中存取数据，请问在下面二种情况中（执行的指令数相等），程序的运行时间是否相等（要求进行定量分析，或采用时空图进行说明）？（共6分）（1） 循环程序由6条指令组成，重复执行80次。（2） 循环程序由8条指令组成，重复执行60次。8. 流水线中有三类数据相关冲突：写后读相关；读后写相关；写后写相关。判断以下三组指令各存在哪种类型的数据相关并分析相关因素。 （共6分）(1) I1: ADD R1，R2，R3 ；(R2) + (R3)-R1 I2: SUB R4，R1，R5 ； (R1) - (R5)-R4 (2) I3: STA M(x)，R3 ； (R3)-M(x)，M(x)是存储器单元 I4: ADD R3，R4，R5 ；(R4)+(R5)-R3 (3) I5: MUL R3，R1，R2 ；(R1)(R2)-R3 I6: ADD R3，R4，R5 ；(R4) + (R5)-R3 第 3 页 共 4 页 学院（系） 专业 级 班 学号 姓名 密封线山东大学 计算机组成原理 课程试卷（A） 课程号 80060000 2010 2011 学年 第 1 学期得分阅卷人四、设计题（2小题，每小题各10分，共20分）1. 某机器中，已知配有一个地址空间为0000H-5FFFH的ROM区域。现在用8K8位RAM芯片形成40K16位的RAM区域，起始地址为6000H。假设RAM芯片有和信号控制端。CPU的地址为总线为A15-A0，数据总线为D15-D0，控制信号为R/（读/写），（访存允许），要求：（1） 画出地址译码方案。（2） 将ROM与RAM同CPU连接。2. 已知MOV，ADD，COM，ADT四条指令微程序流程如右图所示，已知P（1）对应的状态条件是指令寄存器OP字段（IR6、IR7），相应修改微地址寄存器的A0和A1；P（2）对应的状态条件是进位寄存器（CJ），相应修改微地址寄存器的A2。（1） 设地址转移逻辑电路在T4时刻强