精简武汉理工 数电课程设计--数字钟.doc

武汉理工大学数字电子技术基础课程设计说明书1 数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。如图 1-1所示为数字钟电路系统的组成框图。时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器校时电路振荡器分频器图1-1数字钟电路系统的组成框图 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 显示电路的组成主要是数码管，数码管由7个发光二极管组成，行成一个日字形，它门可以共阴极，也可以共阳极，本设计中为共阴极七段显示LED数码管。当重新接通电源或走时出现误差时都需要对时间进行校正，所以数字钟应具有分校正和时校正功能。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。2 数字钟单元电路的设计 2.1振荡器电路设计 图2-1 用555定时器组成振荡器的电路2.2时间计数单元设计时间计数单元由时计数、分计数和秒计数等几个部分组成。时计数单元为24数器计数，其输出为两位8421BCD码形式，分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。本实验采取了用两块74LS90芯片进行级联来产生60进制和24进制计数器。2.2.1集成异步计数器74LS9074LS90是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。如图2-2为74LS90引脚图，表2.1为74LS90的功能表。1 2 3 4 5 6 7INA NC QA QD GND QB QC INB R01 R02 NC Vcc R91 R92 74LS9014 13 12 11 10 9 8图2-2 74LS90引脚图表2-1 74LS90的功能表输 入输 出功 能清 0置 9时 钟QD QCQBQAR01、R02R91、R92INA INB 1100 0000清 00011 1001置 90 00 0 1QA 输 出二进制计数1 QDQCQB输出五进制计数 QAQDQCQBQA输出8421BCD码十进制计数QD QAQDQCQB输出5421BCD码十进制计数1 1不 变保 持2.2.2 用74LS90构成秒和分计数器电路秒个位计数单元为10计数器，无需进制转换，只需将QA与INB相连即可。INA与1HZ秒输入信号相连，QD可作为进位信号与十位计数单元的INA相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法为：将QB ，QC分别与两个清零端R01，R02相连接。QC可作为进位信号与分个位的计数单元的INA相连，如图2-3所示。图2-3 秒和分计数器的连接电路图分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的QD作为进位信号与分十位计数单元的INA相连，分十位计数单元的QC作为进位信号应与时个位计数单元的INB相连。秒十位计数单元为6进制计数器，需要进制转换，将10进制计数器转换为6进制计数器的电路连接方法为：将QB ，QC分别与两个清零端R01，R02相连接。 2.2.3用74LS90构成时计数器电路时个位计数单元电路结构仍与秒个位计数单元相同，但是要求整个时计数单元应为24进制计数器，所以在两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零。清零方法为：将两片74LS90的两个清零端R01和R02分别连接起来，再将时个位的QB 与R01相连，将时十位的QC 与R02相连接。如图2-4所示电路 图2-4 时计数器连接电路图2.2.4 时间计数单元总电路如图2-5所示电路为数字钟的时间计数单元电路连接图，从图中可以看出，所有的置9端及接地端都接地，所有74LS90的VCC都接上电源。图2-5 数字钟的时间计数单元电路连接图2.3译码显示单元电路设计 2.3.3译码显示电路译码显示电路由共阴极译码器74LS48和七段数码管LED组成。74LS48和LG5011AH的连接图如图2-9所示。74LS48LG5011AHBI/RBO453A7B1C2D6a13b12c11d10e9f15g14abfcgde1234567abcdefgLTRBI图2-9，译码显示电路3 数字钟的实现电路及其工作原理数字钟的完整电路图如图3-1所示：数字钟的工作原理：首先给秒个位的INA端输入一个标准秒脉冲信号（此信号即为555脉冲发生器产生的标准脉冲信号。（1）J3，J4开关都打向上边时，数字钟开始计数，其中，秒、分为60进制计数，时为24进制计数。（2）J3打向上边，J4打向下边时，可以进行校分功能：手动产生单次脉冲作校时脉冲，即每拨动校时开关J1一个来回，计数器计数一次，多次拨动开关J1就可以进行准确校时。（3）J3打向下边，J4打向上边时，可以进行校时功能，其方法与校分的方法相同。图3-1 数字钟原理图4电路的安装与调试安装与调试步骤：按照图3.1所示的数字钟系统组成框图，先将秒个位、秒十位、分个位、分十位、时个位、时十位分级焊接，在经过调试没有出现问题后再将它们一一逐级级联，级联后再进行整体计时电路的调试，若此电路能够进行正常计数，那么一个完整的计时电路就出来了。最后分别进行秒脉冲发生器及调时电路的安装，经调试没有出现问题，再将它们与计时电路连接。最后进行整体电路（即数字钟）的调试。在焊接实物与调试这个阶段，出现了比较多的问题，但是经过我们几个人的讨论及分析，最终找到了解决方案。首先，在刚开始焊板子的时候，由于不熟悉，不小心把管脚焊错，甚至将整个底座的极性搞反，导致电路不工作。解决方法就是用吸锡器把焊错地方的锡先吸走，再一个人拿烙铁，一个人拔底座，将底座弄出来重新焊上去。其次，由于芯片接触不良的问题，用万用表欧姆档检测，发现有几个引脚本该相通的地方却未通，而检测的导线状况良好,其解决方法为把芯片拔出，根据板子孔的的状况重新调整其引脚，使其正对于孔，再用力均匀地将芯片插入面包板中，此后发现能正常显示。在检测驱动电路的过程中发现数码管不能正常显示的状况，经检验发现主要是由于接触不良的问题，其中包括线的接触不良和芯片的接触不良，在实验过程中，数码管有几段二极管时隐时现，有时会消失。 用5V电源对数码管进行检测，一端接地，另一端接触每一段二极管，发现二极管能正常显示的，再用万用表欧姆档检测每一根线是否接触良好，在检测过程中发现有几根线有时能接通，有时不能接通，把接触不好的线重新接过后发现能正常显示了。在进行分十位的调试时，发现数码管的七段显示中有一段不亮，检查电路发现数码管与译码管相连接的七个应该是200的电阻，有一个却误焊上了100。解决方法就是将那个电阻换上正确阻值的电阻。在测试校准电路时发现拨动一次脉冲开关，计数器并不能准确加1，有时会出现加2的现象。究其原因发现仅仅由开关构成的校准电路有抖动现象，使得计数器计时不准确。解决方法就是在原有的校准电路中加焊一个防抖动电路，用基本RS触发器就可以实现这个目的。5课程设计心得体会通过本次课程设计,我明白了一个道理:无论做什么事情,都必需养成严谨,认真,善思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电路较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法.时间很紧，这一周又在忙碌中过去了，经过一周的数电课程设计，我从原先看见电路图就一头雾水到现在能够设计复杂的数字钟电路，并且能够实现电路的仿真与实物板的制作与调试，之间的巨大变化着实令人吃惊。但是这种进步来之不易，因为这期间我遇到了很多的困难，发现了很多的问题，正是在解决问题的期间我才慢慢地熟悉了数字电子技术基础的基础知识，才慢慢学会了如何去按照给定的要求设计出合适的电路，作出电路的实物并对电路进行调试。本次课程设计主要是运用本学期所学到的数字电子技术基础知识来设计一个符合要求的数字钟，本次设计不仅要求我们要掌握数字电子技术基础课程的基础知识，还要求我们对数字钟的各个组成部分的原理，包括振荡器的原理、计数器的原理、译码驱动原理和校时原理都有深刻的理解和掌握，本次课程设计最重要的是要求我们能够运用所学的知识将几种单元电路组合起来，并且能够根据给定性能指标求解电路中的参数，最后在实践方面还要求我们要有一定的动手能力，能够根据电路图买到我们所需的原件，制作出电路板，并调试电路板。课设的这段日子真的是给我留下了很深的印象。我总结出，在每次课设中，遇到问题最好的办法就是请教别人，因为每个人掌握的情况都不一样，一个人不可能做到处处都懂，必须发挥群众的力量，复杂的事情才能够简单化。这一点我深有体会，在很多时候，我遇到的困难或许别人之前就遇到过，向他们请教远比自己在那边摸索来得简单，来得快。虽然我现在已经初步学会了如何设计符合要求的数字钟电路，但是离真正能够利用已学的数电知识自