计算机组成原理-第4章题库新.doc

计算机组成原理第四章题库一、选择题1. 下列表达式中正确的运算结果为_。 A（10101）2（2）10=（20202）2 B（10101）3（2）10=（20202）3 C（10101）3（3）10=（30303）3 D（101010）3-（20202）3=（11011）32. 运算器的主要功能是进行_。 A逻辑运算 B算术运算 C逻辑运算与算术运算 D初等函数的运算3. 在定点二进制运算器中，减法运算一般通过_来实现。 A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 原码运算的十进制加法器 D 补码运算的二进制加法器4. 下面浮点运算器的描述中正确的句子是：_。 A. 浮点运算器可用阶码部件和尾数部件实现 B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减和比较操作 D. 尾数部件只进行乘法和减法运算5. 设机器数字长8位（含1位符号位），若机器数DAH为补码，则算术左移一位和右移一位分别为（ ） A. B4H EDH B. F4H 6DH C. B5H EDH D. B4H 6DH6. 若采用“下舍上入”法，则0.110100011舍去最后一位后的结果为（ ） A. 0.11010001 B. 0.11010010 C. 0.11010011 D. 0.110101007. 若采用“恒舍”法，则0.110100011舍去最后一位后的结果为（ ） A. 0.11010001 B. 0.11010010 C. 0.11010011 D. 0.110101008. 计算机进行浮点数的加减运算之前先进行对阶操作，若x的阶码大于y的阶码，则应将（ ） A. x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术左移 B. x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术右移 C. y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术左移 D. y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术右移9 在单总线结构的CPU中，连接在总线上的多个部件（ ） A 某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据 B 某一时刻只有一个可以向总线发送数据，但是可以有多个从总线接收数据 C 可以有多个同时向总线发送数据，但只有一个可以从总线接收数据 D 可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据一、选择题答案题1：B。其中A，结果二进制不可能出现2；C，结果3进制不可能出现3；D计算错误。题2：C题3：D题4：C ,A错误的原因：浮点还要加减乘除运算器题5：A题6：B题7：A8 D9 B二、计算题、理解题1. 0.1011, 0.1001,求（用双符号位补码，四位有效数据，即2+4，并判断是否发生溢出）2. 0.1101, 0.1011,求 （用双符号位补码，四位有效数据，即2+4，并判断是否发生溢出）3十进制数x=-0.125，y=-0.875，将x、y转成1+4的定点补码（1位符号位，4位有效数据），并用变形补码（双符号）计算x+y，-x-y，判断是否发生溢出以及溢出的类型。4.(计本网工专业) 某行波进位加法器如下图所示，Sn-1S0为加法器的n位数据输出，An-1A0 ，Bn-1B0为数据输入，各数据均为补码表示，给出Sn-1S0与An-1A0、Bn-1B0以及M的关系。5设X补=01111，Y补=10011，补码为1位符号位，4位有效数据，用带求补器的补码阵列乘法器求出乘积XY=？并用十进制数乘法验证6设阶码3位（真值表示），尾数5位，按浮点数运算方法，计算z=x+y的值。要求结果：阶码真值表示，尾数用1符号位+5位有效位的补码表示7 设阶码3位（真值表示），尾数5位，按浮点数运算方法，计算z=x-y的值。，并假设浮点移位过程中，浮点数能最多额外保留2位，舍掉位按下舍上入法处理。要求结果：阶码真值表示，尾数用1符号位+5位有效位的补码表示。8（计本网工专业）对2求补电路如下图所示，简要分析求补电路的工作原理、工作过程（可从与门、或门、异或门在电路中的角色等方面入手），并结合电路对-0110求补。（提示，a3a2a1a0为原码，E为符号位）9 已知X=0.1101，Y=-0.0011，若用补码表示小数，采用1位符号位，4位有效小数位，并且对数据的舍入采用恒舍法，求，。若采用下舍上入法，试求取和。10. 已知X=0.1011，Y=0.0111，用辗转相除法求X/Y的商和余数11 CPU内部总线具有多种形式，下图为单总线和双总线简图，假设总线对操作进行并行优化，试分析执行两条指令：ADD ax，di SUB bx，ci在单总线和双总线执行过程数据流动步骤，并给出单/双总线在并行处理上优劣结论。（提示：ax，bx为通用寄存器，di，ci为特殊寄存器）二、计算题答案1. 正溢，2. 负溢，3 ，无溢出 ，正溢4. 当M=0，Bn-1B0 与M异或值为Bn-1B0本身，全加器的输入为：Bn-1B0 与An-1A0 ，因此，Sn-1S0为Bn-1B0 与An-1A0相加的补码结果，当M=1，Bn-1B0 与M异或，相当于取反，M=1进到C0，则全加器的输入相当于An-1A0 和（Bn-1B0的取反+1），即Sn-1S0 = An-1A0补+ -(Bn-1B0)补= (An-1A0)- (Bn-1B0)补5解：设最高位为符号位，输入数据为 x 补 = 01111 x 原 = 01111 y 补 = 10011 y 原 = 11101 算前求补器输出后： |x| = 1111 |y| = 1101，则|x|y|如下式 1 1 1 1 1 1 0 1 1 1 1 1 0 0 0 0 乘积符号位运算： 1 1 1 1 x0y0 = 01 = 1 + 1 1 1 1 1 1 0 0 0 0 1 1 4位4位，结果有效位为8位，原结果已经8位无需补0。算后求补级输出为00111101，加上乘积符号位1，最后得补码乘积值为 100111101 。 十进制数乘法验证： xy = （+15）（-13）= -195 最后结果为100111101=-1 1 0 0 0 0 1 1= -(27+26+21+20)= -1956 向大阶对齐，所以E=-4, y阶码+1，右移1位 用双符号位计算结果： 规格化：结果左移1位，阶码-1 得结果： 7 向大阶对齐，所以E=-2, y阶码+3，右移3位 用双符号位计算结果： 规格化：0.10110 得结果： 8对2求补电路如下图所示，简要分析求补电路的工作原理、工作过程（可从与门、或门、异或门在电路中的角色等方面入手），并结合电路对-0110求补。（提示，a3a2a1a0为原码，E为符号位）解：求补原理：对负数求补时，该电路对负数的原码取最右1以及1右边部分不变，左边部分取反来实现求补。工作过程：1）由求补原理知a0*在求补过程中不管a0为1还是0，均有a0*= a0，所以让C-1=0,使得a0*=a00=a0； 2）当最右边ai=1时，经过或门输出，使得ai左边部分的或门输出均为1，也从而使得ai左边各与门的输出仅由E控制，当E=1时，aj*=aj1=,达到取反的目的（ji），而ai*以及右边的各位与原码相同。3）当E=0时（符号位为正），使得异或门一个输入端为0，则补码与原码一致。对-0110求补过程：E=1，a0*= a00=a0=0;c0=c-1+0=0; a1*= a10= a1=1c1=c0+a1=1; a2*= a21= a2#=0c2=1; a3*=a31= a3#=1故求得补码为1010，连同符号为E，则为：110109 已知X=0.1101，Y=-0.0011，若用补码表示小数，采用1位符号位，4位有效小数位，并且对数据的舍入采用恒舍法，求，。若采用下舍上入法，试求取和。 ，对数乘2，相当于对数左移，不考虑位数，则有对于恒舍法： 对于下舍上入法：， ， 10. 11 CPU内部总线具有多种形式，下图为单总线和双总线简图，假设总线对操作进行并行优化，试分析执行两条指令：ADD ax，di SUB bx，ci在单总线和双总线执行过程数据流动步骤，并给出单/双总线在并行处理上优劣结论。（提