《数字逻辑设计及应用》试题.doc_第1页
《数字逻辑设计及应用》试题.doc_第2页
《数字逻辑设计及应用》试题.doc_第3页
《数字逻辑设计及应用》试题.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

电子科技大学中山学院考试试卷课程名称: 数字逻辑设计及应用 试卷类型： B卷 20 09 20 10 学年度第 一 学期 考试方式： 闭卷 拟题人： 石建国 日期： 2009.12.16 审题人： 日期： 系别： 电子工程系 班 级： 学号： 姓 名： 题号一二三四五六七八九十总分得分 装 订 线 内 禁 止 答 题一、填空题：（每空2分，共24分）1、十进制数99的8421 BCD码为_B。2、Gray（格雷）码的特点是_。3、多个OD门输出端并联后，可实现_逻辑功能。4、n变量全体最小项之和为_。5、。6、两个变量的异或和同或之间的关系为_。7、74HC138译码器三个使能端只要有一个无效，则所有输出均为_电平。8、以高电平和低电平分别对应逻辑1和逻辑0，这种表示方法称为_逻辑。9、E2PROM的特点是_。10、JK触发器的J、K输入端均为高电平时，_。11、n位环形计数器包含_个有效状态。12、用触发器实现一百进制计数器，所需触发器的数量最少为_个。二、逻辑函数化简：（每小题6分，共12分）1、2、三、针对以下逻辑电路，写出其输出端函数表达式并列出函数真值表：（12分）四、试用74HC138译码器实现一个2选1数据选择器，该数据选择器两个数据输入端和一个选择控制端分别为A、B、S，当S=0时，输出Y=A，S=1时，输出Y=B。（12分）五、有一下降沿触发的边沿JK触发器，其时钟CLK及输入J、K的信号波形如下图所示，试画出其及端的输出波形（假定触发器初始状态为0）。（12分）六、试用两片74160（十进制加法计数器）设计一个六十进制计数器。（14分）CPRDLDEPET工作状态0置零10预置数1101保持110保持（但C=0）1111计数提示：74160引脚图及功能表如下：七、
人人文库> 全部分类> 教育资料 > 考试试卷

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论