逻辑门和组合逻辑电路03-L.pptVIP

1 第六章逻辑门和组合逻辑电路 第一节数字电路的基本单元 逻辑门 第三节逻辑代数及其化简 第四节组合逻辑电路 第二节集成门电路 2 概述 数字电路所研究的问题和模拟电路相比有以下几个主要不同点 1 数字电路中的信号在时间上是离散的脉冲信号 而模拟电路中的信号是随时间连续变化的信号 2 数字电路所研究的是电路的输入 输出之间的逻辑关系 而模拟电路则是研究电路的输入输出之间的大小 相位等问题 3 在两种电路中 晶体管的工作状态不同 数字电路中晶体管工作在开关状态 也就是交替地工作在饱和与截止两种状态 而在模拟电路中晶体管多工作在放大状态 4 数字电路的优点是 抗干扰能力强 3 电子电路中的信号分为两大类 一类称为模拟信号 它是指时间上和数值上的变化都是连续平滑的信号 如图 a 中的正弦信号 处理模拟信号的电路叫做模拟电路 一类信号称为数字信号 它是指时间上和数值上的变化都是不连续的 如图 b 中的信号 处理数字信号的电路称为数字电路 4 二进制 在二进制数中 每一位仅有0和1两个可能的数码 低位 和相邻高位间的进位关系是 逢二进一 故称为二进制 任何一个二进制数均可展开为 Ki为第i位的系数 2i称为第i位的权 例如 5 举例 三位数 ABC 0 1 2 3 4 5 6 7 四位数 ABCD 0 1 2 3 8 9 15 6 与逻辑关系 当决定事件的各个条件全部具备之后 事件才会发生 一 与运算和与门 第一节数字电路的基本单元 逻辑门 与门真值表 2 逻辑符号及逻辑式 Y A B AB 7 1 或逻辑关系 当决定事件的各个条件中有一个或一个以上具备之后 事件就会发生 二 或运算和或门 Y A B 或门真值表 2 逻辑符号及逻辑式 8 1 非逻辑关系 决定事件的条件只有一个 当条件具备时 事件不会发生 条件不存在时 事件发生 三 非运算和非门 2 逻辑符号及逻辑式 非门真值表 9 1 与非门 四 其他逻辑运算和复合门 2 或非门 3 与或非门 10 5 同或门 4 异或门 A B 11 异或门与同或的关系 12 13 例 A B 请画出两输入端的与门 或门 与非门 或非门对应下列输入波形的输出波形 与门 或门 与门 全1才1 或门 有1就1 14 例 A B 两输入端的与门 或门 与非门 或非门对应下列输入波形的输出波形分别如下 与非门 或非门 15 逻辑关系 以后没有特殊说明都是指正逻辑 在TTL电路中 1 3 6V左右 0 0 3V左右 16 一 TTL与非门电路 第二节集成门电路 17 5V ABC T1 R1 R2 T2 T3 T4 T5 R3 R5 R4 uo Y 设uA 0 3V则VB1 0 3 0 7 1V RL uo 5 uBE3 uBE4 uR2 5 0 7 0 7 3 6VY 1 拉电流 VB1 1V uo 3 6V T2 T5截止 T3 T4导通 18 5V ABC T1 R1 R2 V2 V3 V4 V5 R3 R5 R4 uo Y 设uA uB uC 3 6V 输入端全部是高电平 VB1升高 足以使T2 T5导通 uo 0 3V Y 0 且VB1 2 1V T1发射结全部反偏 VC2 VCE2 VBE5 0 3 0 7 1V 使T3导通 T4截止 灌电流 VB1 2 1V VC2 1V uo 0 3V 19 由以上分析可知 当输入端A B C均为高电平时 输出端Y为低电平 当输入端A B C中只要有一个为低电平 输出端就为高电平 正好符合与非门的逻辑关系 20 TTL与非门电压传输特性 与非门的传输延迟时间 21 74LS00 74LS20外引线排列图 22 5V AB T1 R1 R2 T2 T3 T4 T5 R3 R5 R4 Y D E VB1 1V E 0时 VB1 1V T2 T5截止 VB3 1V 二 三态输出与非门电路 二极管D导通 使VB3 1VT3 T4截止 输出端开路 高阻状态 23 a 电路 b 高电平有效 c 低电平有效三态输出与非门电路和逻辑符号 24 三态输出与非门的应用 25 第三节逻辑代数及其化简 1 基本运算规则 一 逻辑代数的运算公式 2 基本定律 26 反演定理 证明A B C A B A C 27 吸收律 见下页 求证 证明 28 29 二 利用逻辑代数化简逻辑函数 2 吸收法A AB A 例1 化简 例2 化简 30 例3 化简 例4 化简 31 例 化简 解 32 补充例题1 已知 逻辑函数 求 1 画出原逻辑函数的逻辑图 难 2 用布尔代数简化逻辑表达式 3 画出简化逻辑函数的逻辑图 解 1 画出原逻辑函数的逻辑图 33 续补充例题1 3 已知 逻辑函数 求 1 画出原逻辑函数的逻辑图 2 用布尔代数简化逻辑表达式 3 画出简化逻辑函数的逻辑图 解 2 用布尔代数简化逻辑表达式 34 续补充例题2 已知 逻辑函数表达式 求 1 简化表达式 2 仅用与非门实现简化表达式的逻辑图 解 1 35 续补充例题2 已知 逻辑函数表达式 求 1 简化表达式 2 仅用与非门实现简化表达式的逻辑图 解 2 36 组合逻辑电路 逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定 第四节组合逻辑电路 逻辑电路 组合逻辑电路 时序逻辑电路 组合逻辑电路设计 组合逻辑电路分析 时序逻辑电路设计 时序逻辑电路分析 37 已知组合逻辑电路图 确定它们的逻辑功能 分析步骤 1 根据逻辑图 写出逻辑函数表达式 2 对逻辑函数表达式化简 3 根据最简表达式列出真值表 4 由真值表确定逻辑电路的功能 一 组合逻辑电路的分析 38 例1 逻辑代数式 逻辑图 列下图逻辑电路的表达式和真值表 写真值表时注意次序000 111 39 例2 分析下图逻辑电路的功能 功能 当A B取值相同时 输出为1 是同或电路 A B Y 40 例3 分析下图逻辑电路的功能 A B Y 功能 当A B取值不同时 输出为1 是异或电路 41 根据给定的逻辑要求 设计出逻辑电路图 设计步骤 1 根据逻辑要求 定义输入输出逻辑变量 列出真值表 2 由真值表写出逻辑函数表达式 3 化简逻辑函数表达式 4 画出逻辑图 二 组合逻辑电路的设计 42 例1 三人表决电路 试设计一个三人表决逻辑电路 当多数人赞成时 议案能够通过 否则 议案被否决 1 0 A 5V B C R F 43 写出逻辑函数表达式 44 三人表决电路 1 0 A 5V B C R F 45 设计三人表决电路 设计要求 根据给定的四二入与非门74LS00设计一个三人表决器 输入为A B C 要求 1 投票人数大于等于2人时 表决通过 2 如 C 不投票 表决不通过 内容及步骤 1 根据设计要求列写真值表 2 由真值表写出逻辑函数表达式 3 化简逻辑函数表达式 4 画出逻辑图 5 组建实际逻辑电路 6 测试电路 46 例2 设计一个三变量奇偶检验器 要求 当输入变量A B C中有奇数个同时为1时 输出为1 否则为0 用与非门实现 1 列真值表 2 写出逻辑表达式 3 用与非门构成逻辑电路 47 4 逻辑图 Y C B A 0 1 0 1 0 48 三 常用组合逻辑电路 1 全加器概念 全加器 49 半加器 两个二进制数相加时不考虑低位的进位信号 称为 半加 实现半加操作的电路叫做半加器 C AB 半加器逻辑图 半加器逻辑符号 异或 异或 复习异或与同或 50 全加器 难 被加数 加数以及低位的进位三者相加称为 全加 实现全加操作的电路叫做全加器 51 全加器 SCn 1 AnBn Cn SCn 1 AnBn 52 由半加器及或门组成的全加器 全加器逻辑符号 半加器中含有一个异或门和一个与门 53 74LS183 例 试用74LS183构成一个四位二进制数相加的电路 S0 S1 S2 C3 A2B2 A1B1 2Ci2S1Ci1S 2A2B2Ci 11A1B1Ci 1 74LS183 2Ci2S1Ci1S 2A2B2Ci 11A1B1Ci 1 74LS183 S3 A0B0 A3B3 是加法器集成电路组件 含有两个独立的全加器 C0 C1 C2 54 2 编码器 编码 用数字或符号来表示某一对象或信号的过程称为编码 什么是编码 例如 电话号码 邮政编码等都是编码 n位二进制代码可以表示2n个信号 8421编码 将十进制的十个数0 1 2 9编成二进制的8421代码 如两位 n 2 可表示22 4 个信号 00 01 10 11 三位 n 3 可表示23 8 个信号 000 001 010 011 100 101 110 111 四位可用24 16 个信号表示 55 8421编码器真值表 56 用或门实现8421编码器 R 10 D C B A 0123456789 0 1 1 1 5V 输入高电位有效 57 用与非门实现8421编码器 5V R 10 D C B A 0123456789 0 1 1 1 58 等效 输入低电位有效 输入高电位有效 59 数字集成编码器 T1147 优先编码器 T1147 161514131211109 12345678 I5I6I7I8I9Y2Y1地 VCCI4Y3I3I2I1I0Y0 例如 60 8421优先编码器真值表 00 000011 61 Y2推导 62 Y2推导 63 3 译码器 译码是编码的反过程 将二进制代码按编码时的原意翻译成有特定意义的输出量 1 变量译码器 若输入变量的位数为n位 则输出端的数目N 2n 例如 2线 4线译码器 3线 8线译码器 4线 16线译码器等 现以3线 8线译码器74LS138为例说明 Y5 101 Y1 001 如三位 A2A1A0 输出N 23 8 Y0 Y7 两位 A1A0 输出N 22 4 Y0 Y3 64 74LS138 如 65 74LS138真值表 66 标准译码器74LS138电路分析 74LS138是3 8译码器 电路如图所示 67 2 二 十进制译码器 将输入BCD码的10个代码译成10个高 低电平的输出信号BCD码以外的伪码 输出均无低电平信号产生例 74LS42 68 69 二 十进制编码 显示译码器 显示器件 在数字系统中 常常需要将运算结果用人们习惯的十进制显示出来 这就要用到显示译码器 3 显示译码器 1001 9 0101 5 0010 70 显