IC设计经验总结

IC 设计经验总结 一 一 芯片设计之前准备工作 1 根据具体项目的时间要求预订 MPW 班次 这个可以多种途径完成 1 一方面可以跟中科院 EDA 中心秦毅等老师联系 了解各个工艺以及各个班次 的时间 半导体所是 EDA 中心的会员单位 他们会很热心的帮助完成 2 另一方面可以和具体项目合作的单位如清华等 根据他们的流片时间来制定 自己的流片计划 2 仔细核对设计库的版本更新情况 包括 PDK Spectre Model 以及 RuleDecks 这些 信息可以直接可以从中科院 EDA 中心获得 或者从相应的合作单位进行沟通统一 这一点对后续的设计很重要 请务必要引起重视 3 得到新的工艺库必须整体的熟悉一下 好好的查看里面的 Document 以及 Userguide 之类的 里面的很多信息对实际设计很有帮助 安装工艺库的过程会根 据具体设计要求做出一些选着 如 TSMC65nm 工艺库在安装过程中会提示是否选 着 RF 工艺 电感是否使用厚层金属 MIM 电容的单位面积电容值等之类的 4 制定 TapeOut 的具体 Schedule 这个 Schedule 的制订必须请相关有经验的人来核实 第一次 TapeOut 的人往往缺乏实际经验 对时间的安排可能会不合理 一旦 Schedule 制订好后 必须严格按照这个时间表执行 当然必须赶早不赶晚 二 二 芯片设计基本系统框图一 芯芯片片系系统统设设计计 模模拟拟电电路路芯芯片片数数字字电电路路芯芯片片 数数模模混混合合仿仿真真 模模拟拟电电路路验验证证数数字字电电路路验验证证 NO NO Yes 符符合合要要求求 版版图图设设计计 模模拟拟 数数字字 版版图图验验证证 NONO 寄寄生生提提取取仿仿真真验验证证 符符合合要要求求 Yes 设设计计完完成成T Ta ap pe eO Ou ut t 封封装装测测试试 符符合合性性能能 Yes 设设计计彻彻底底完完成成 NONO NO NO Yes Yes M Ma at tl la ab b C C A AD DS S V Ve er ri il lo og gA A等等 C Ca ad de en nc ce e S Sy yn no op ps si is s M Mo od de es si im m N NC C V Ve er ri il lo og g 等等 S Sp pe et tr re eV Ve er ri il lo og g U Ul lt tr ru us si im m V Ve er ri il lo og g C Ca al li ib br re e L LP PE E C Ca al li ib br re e D DR RC C L LV VS S V Vi ir rt tu uo os so o S So oC C e en nc co ou un nt te er r 图一 三 三 模拟 IC 设计基本流程 3 1 设计框图如下图二 电电路路样样式式选选择择 电电路路结结构构确确定定 参参数数的的选选定定 以以及及仿仿真真 优优化化以以及及可可 靠靠性性仿仿真真 图二 3 2 电路的式样确定 这个主要是根据系统设计结果 分析和确定模拟电路的详细的式样 3 3 电路的结构确定 根据单元模块电路的功耗 代价等各个指标的折中分析 确定各个单元模块的具体 实现电路形式 如滤波器是无源滤波器还是有源滤波器 有正交 VCO 产生 I Q 信号还 是通过 2 分频器来实现 I Q 信号 用差分形式还是用单路形式等等 在具体电路的选 取过程中 我们需要查阅了大量的 IEEE 文献 从中选取了比较成熟的 应用较广的电 路结构来进行我们的设计工作 有时候可能会发现所确定的结构很难或者根本不可能 满足技术指标的要求 这就需要改进结构或者查阅文献 设法满足要求 3 4 参数的选取和仿真 电路参数的选定与电路的仿真是分不开的 在比较重要的设计任务中 手算可以在 20 的时间内完成 80 的设计工作量 剩下的 20 却需要花 80 的时间来做 通过手 算确定的参数是近似的 有时候会引错方向 但是它可以了解到参数的变化对设计会 有多大的影响 是很有必要的 而采用计算机的反复迭代会使设计者对设计体会不深 不是明智的办法 俗话说 公欲善其事 必先利其器 目前 在公司内部可以使用多种 EDA 工具进行电 路仿真 对于 EDA 工具的使用不在于多 能够精通常用的一类或者几类就行 最主要 的时候能够灵活的进行仿真规划 知道什么样的电路适合用什么样的仿真工具 HSPICE 对于低频电路设计来说 HSPICE 是一种最灵活方便的工具 而且其仿真精 度也比较高 后来被 SYNOPSYS 收购 好像也正是因为这个原因使得如今的 Hspice 仿真 速度以及精度都可以跟 Cadence 产出的仿真器相媲美了 业界使用 Hspice 作为仿真软 件的也挺多 原先是avanti 公司的 Spectre 是 Cadence 的仿真器 由于其是图形界面 所以很直观 SpectreRF 对于射频电路设计 SpectreRF 是一种不错的选择 UltraSim 相比于Spertre而言 在仿真精度损失3 的情况下 可以加速10 100倍的 仿真速度 而且进行整体芯片后仿真时候 我们可以根据其不用的精度要求来设置各 个模块的仿真精度 UltraSim Full Chip Simulator for faster convergence on goals and signoff of post layout designs at the chip level 具体UltraSim的使用可以参考 Virtuoso UltraSim Simulator User Guide ADE UltraSim Integration Tutorial 等 在网上相关资料很多 可以根据要求自己下载学习 APS Accelerated Parallel Simulator delivers high precision SPICE and scalable multi core simulation performance for complex and large pre and post layout of analog and RF IC designs 这种仿真器是现在业界最快的仿真器 如今实验室已经成功启动 APS 进行大 规模的是芯片整体验证仿真 在整体芯片规模越大 越能体现出优势 对应的 Cadence 版本 5 10 41 5 安装相应的 MMSim72 SpectreVerilog 能够进行数模混合仿真的工具 UltraSim Verilog 进行数模混合仿真的工具 仿真速度比 SpectreVerilog 快 实验室 在使用中较多的用在数字模块的后仿验证 StarSim 高于 HSPICE10 倍的速度 对于大规模的晶体管级的仿真是不错的选择 可 以进行 tran 分析 ADS 对于系统级的仿真 ADS 是最好的选择 对于电路级的仿真 功能也很强大 而且如今已经有一个 RFDE 环境 可以将 ADS 嵌入在 Cadence 中 很方便的进行使用 在电路参数的选定及电路仿真的工作开始之前 最好能够阅读一遍厂家提供的 Model 库及其文件 从中可能会得到意想不到的东西 电路参数的选定及电路的仿真需要有良好的 IC 设计的基本知识 而这些知识的获 得则需要个人的不断努力 不断的积累 3 5 优化和可靠性仿真 由于实际工艺的都存在不确定性 会偏离设计的初衷 如器件尺寸的偏离 参杂 浓度的改变等 都会影响到电路的性能 所以设计的时候应具有一定的鲁棒性 因此 需要可靠性仿真 确保芯片在工艺偏离的情况下 性能仍然符合要求 对各种参数要求较严格的电路 需要做蒙特卡罗分析 以前章琦做过简单的蒙特 卡罗分析仿真方法的仿真 希望大家能够相互学习这种方法 做芯片电路设计的全面 仿真 还有工艺 Corner 分析至关重要 另外敏感性分析和温度分析也应该引起重视 特别是对某些特定电路的设计 我们对工艺角 Corner 分析应至少包括 全部模型的 SS TT FF 角 如有时间的话 可以进一步细化 如 N 型晶体管和 P 型晶体管趋向于两种不同的工艺角 SS 和 FF 等 晶体管和其他的电阻和电容等的工艺角不同等 总而言之 应使用组合的方法 尽可 能的涵盖一切可能出现的工艺角情况 就应用的温度而言对其进行温度范围的仿真 一般而言 应该覆盖 20 100 的温度 取特征值如 20 27 100 度等三个温度点进行仿真即可 温度应配合工艺角联合进行仿真 比如仿真在 100 度 SS 工艺角的情况下芯片的性能 分析可能的失配情况 尤其是匹配的对管 人为的进行失配调整 如对管的尺寸 失配 5 等 仿真在这种情况下芯片的性能 还有就是考虑电源电压的波动 一般电压 电压波动范围设置在 10 的范围 仿真过程中应该应该考虑到足够的电压欲度 使得 在波动范围内任然正常工作 总而言之 优化和可靠性仿真是必须的 它确保芯片在工艺偏离的情况下 性能 仍然符合要求 四四 模拟 IC 设计一些经验总结 4 1 设计库的管理 各个电路图以及电路端口命名需要规范 养成一个好习惯 这 样既方便于自己对电路模块的调用 也方便于以后的师弟 师妹的学习理解 4 2 模拟 IC 最基础的一个模块就是 OPA 可以说它在模拟 IC 中到处使用 如 ADC DAC PLL DC DC LDO Bandgap PGA VGA 等等 所以大家在抽空时间里面需要对 OPA 基本设计理论 各个性能指标的意义做好充分的了解 可以阅读参考书籍 也可 向有 OPA 设计经验的师兄弟请教 学习 有时间的话可以根据特定的应用 设计一个 相应的 OPA 这样一方面掌握 OPA 以及模拟电路的基本设计方法 另一方面可以很好 的学习 Cadence 等的软件的仿真流程 准对初学模拟 IC 设计者 4 3 仿真软件的使用技巧 首先不可太依赖于仿真工具 仿真只是一种验证手段 只 是用来验证你的设计想法是否正确 设计过程中必须多思考 多交流 4 4 电路设计过程可以说是一个不断迭代收敛的过程 千万不要害怕迭代次数较多 整个设计过程原本就是各个参数之间的 Tade Off 过程 如 LC VCO 的设计中我们要考虑 Phase Nosie 中心频率 频率调谐范围 功耗 调谐曲线的 Overlap Kvco 等 不断的 进行参数设计调整 使得最后达到设计要求 4 6 设计中电阻一般较常使用 在电阻采用绝对值的时 一般将电阻的 W 选取 2um 这样在芯片加工过程中相应的偏差就会减小 五 仿真工具配合仿真方法几点简单说明 1 Ultrasim 的简单使用说明 准对不同的电路仿真 可以使用 7 种 Simulation Mode 1 S Spice 2 A Analog 3 AMR Analog Multi Rate 4 DA Digital Accurat 5 MS Mixed Signal 6 DF Digital Fast 7 DX 一般其中 DF DA 模式适用于数字电路 数字逻辑电路 门电路 触发器 ROM RAM 等 仿真 不要 把这两种模式用于模拟电路仿真 如果在 option 没有设置 默认是 MS 模式 兼顾精度与速度 AMR 模式不能 本地化 local 使用 就是说 AMR 模式只能用于整个电路而不能针对某一个模块使用 公差容忍度设置 speed 可以设置总的公差容忍度 tol tol 也可以单独设置 tol 包括电压 电流等所有 的公差容忍度之和 usim opt speed 2 设置 tol 0 001 比较高的精度 usim opt speed 1 vco 对 vco cell 使用 0 0001 的 tol speed 1 2 3 4 5 6 7 8 对应的 tol 分别是 0 0001 0 001 0 0025 0 005 0 02 0 02 0 04 0 07 精 度以此降低 通常 如果精度要求不是很高 可以采用默认设置 而无需设置这一项 tol 还与解矩阵 方程的收敛性有关 然而 我还从来没有碰到 ultrasim 不收敛的时候 再强调一点 精度设置的越高再强调一点 精度设置的越高 相应的速度越低 相应的速度越低 Simulation Modes Virtuoso UltraSim Simulation Modes Overview 一般使用过程中我们比较多的关注仿真模式 仿真速度 仿真精度的设置 其余一些 详细的设置可以参考 Virtuoso UltraSim Simulator User Guide 下面以使用 Ultrasim 仿真 PLL 的例子简单熟悉 Ultrasim 的设置 PLL 模块中既有高频模块 VCO Divider 也有低频模拟模块 Charge Pump LPF 还有数字 模块 Digital 所以这是比较复杂的系统 包含了数字 模拟 射频 往往这样的系统仿 真速度和精度个大问题 VCO 的仿真需要小的步长 较高的精度 但是数字模块可以 采用较大的仿真步长 精度要求不高 如果整体系统都是按照 VCO 的仿真精度来设置 的话 仿真速度会很慢 特别是有模块进行后仿真的时候 速度就会成为更大的问题 而 UltraSim 的仿真可以分模块很好处理这个问题 加快仿真速度 但也不损失仿真精 度 1 启动 Cadence icfb 把 xi5 cell driver model pmos2 用到模型名称为 pmos2 的的 mos 管 设置为 a 模式 而生成的波形文件格 式 wdf usim opt sim mode a speed 2 maxstep window 0 10p 10n 1e20 subckt vco2phase 设置 vcophase 的最大仿真步长 另外一种通过界面化操作 打开 Hierarchy Editor window 如下 可以在 vco2phase 一栏处右击来设置相应的仿真模式 以及仿真速度 设置完成后点击 File Save 按钮 3 Cadence hierarchy editor window View Tree 可以设置各个 instance 的 view to use 如 veriloga schematic av RC extracted 选定相应的 view 后 Cadence hierarchy editor window View Update 必须必须 更新后点击 Design Hierarchy Return to Top 这个设置就相对很灵活 对模块选着性的进行后仿真处理 4 点击 Analog Circuit Design Environment Simulation Options Analog 进行仿真设置 进行仿真设置 Simulator 选着 UltraSim 瞬态仿真 设置仿真时间长度 如 400ns 下面的设置是后仿真情况下给出的 不同的仿真可以设置不同模式 Simulation Mode Mixed Signal MS Speed 4 DC method Complete DC 1 post layout method Liberal RCR 3 postl 3 DC method 4中选着 e Skip DC 0 Complete DC 1 Fast DC 2 spectre DC 3 默认情况 Complete DC 1 5 产生网标查看 UltraSim 设置 点击 Analog Circuit Design Environment Simulation Netlist Recreate 这样的话可以看到各个模块设置情况 在后仿真时候也可看到提取的 N 多 RC 寄生 6 最后 Analog Circuit Design Environment Simulation Run 就可以了 然后再根据 不同的要求对电路进行设置仿真 其实 UltraSim 仿真设置还有很多 大家可以参考 Virtuoso UltraSim Simulator User Guide 2 APS 仿真设置 1 建立 Config File New Cell View 选择 Hierarchy Editor 此时 View Name 变成 config 然后点 OK 弹出 New Configuration 对话框 点击 Browse 弹出 Choose the Top Cell 对话框 然后选中 schematic 点击 OK New Configuration 变成如下图示 然后点击 Use Template Name 中选中 spectre 只进行模拟仿真验证 或者选中 spectreVerilog 进行数模混合仿 真验证 选中后点击 OK 回到 New Configuration 再点击 OK 就完成了 Config 的建立 2 进行仿真验证 在 Library Manager 的 View 中打开 Config 在 hierarchy editor 中 View to Use 栏中点击右击相应模块的仿真模式 一般后仿真选中 calibre 前仿真的话是选择 schematic 设置完后 进入 ADE 仿真环境 点击 Tools Analog Envirment 在 ADE 仿真环境中点击 Setup High Performance Simulation 弹出 High Performance Simulation Options 对话框 Simulation Performance Mode 一栏包括 Spectre Turbo 以及 APS 对于规模比较大 而精度要求不是很高的电路来说 第二栏 Override Accuracy Errpreset Defaults 可以设置为 Liberal 而对于高精度的设计则需要设置为 moderate 或者 conservative The default settings for Multithreading for Spectre Turbo and APS simulators are as given below 在仿真过程中根据电路规模 Device 的多少 设置合理的仿真器 Cells marked with the symbol in the above table indicate the recommended tool to use for designs of a particular size The following general rules apply If the design is very small say with less than 100 devices Spectre L or Spectre Turbo single thread are the best choice There is no additional performance gain using Spectre Turbo multi thread or APS In designs with up to 5K devices Spectre Turbo becomes the tool of choice and additional performance gain can be obtained by enabling multi threading with Spectre Turbo As the device size continues to grow APS provides additional value with its multithreading option For designs with more than 50K devices APS provides significant performance gain using both single thread and multi thread APS is recommended for any post layout design dominated by parasitic elements APS is targeted at transient DC AC and RF analysis including interactive features like alter altergroup sweep and Monte Carlo In case of AC analysis the simulation is fully parallelized resulting in significant performanance gain on large and post layout designs Typically AC analyses are not long simulations Other analyses are not supported The following recommendations allow you to achieve best performance with APS APS with the errpreset liberal command line option provides sufficient accuracy for the majority of designs Only high precision designs may require the use of the moderate or conservative setting for the errpreset option 其余的设置与常规的 Spectre 仿真环境设置类似 在此不再累述 3 Calibre 对射频版图对射频版图 IC 后仿真注意 后仿真注意 点击 Run PEX 启动 Calibre xRC 的 GUI 如图下图所示 Outputs 菜单中的 Extraction Type 里 第一项通常选择 Transistor Level 或 Gate Level 分别代表晶体管级提取和门 级提取 第二项可以选择 R C CC R C R C CC 其中 R 代表寄生电阻 C 代表本征 寄生电容 CC 代表耦合电容 第三项可以选择 No Inductance L 或 L M 分别代表不 提取电感 只提取自感和提取自感与互感 这些设置由电路图的规模和提取的精度而 定 在 Format 一栏中 可以选择 SPECTRE ELDO HSPICE 等网表形式 也可以选择 Calibre xRC 提供的 CALIBREVIEW 形式 本文中选择 CALIBREVIEW 形式 Use Names From 可以根据需要选择 SCHEMATIC 或 LAYOUT 设置完毕后 点击 Run PEX 开始寄生参量提取 通常 Calibre xRC 先执行 LVS 之后 提取寄生参量 最后将电路图中的原有的器件和提取出的寄生电容 电阻和电感反馈 到一新生成的带寄生信息的电路图中 PEX 完成后 弹出如下对话框 Output Library 为输出电路的 library 自动生成 Cellmap File 一般库中已经存在 可以找到其相应的路劲加入 Calibre View Name 可以自己随便命名 只是在后仿真时候应该调用相应的名字 下面 会讲到 我们需要特比注意的是 RF 器件与一般的 MOS 器件不同 这类器件的模型是代工厂经 过实际测量得到的参数 在 spice model 中通过子电路表示 因此 它的模型中已经包 含了器件的寄生信息 而且 由于这类器件的面积通常较大 其中的寄生电容和寄生 电阻值是相当可观的 比如 在设计中 所示的每个 RFMOSFET 的宽和长分别为 50um 和 0 24um 每个器件包含 10 个 finger 如果工具对 RF 器件的内部也进行提取 将会 对导致器件的寄生电容和电阻重复提取 为了确保提取正确 Calibre xRC 提供一种称 为 黑盒 提取的方法 可以将指定的器件 通常是 RF 器件 看作理想器件 对其 内部的节点之间的寄生电容和寄生电阻不再提取 具体步骤如下 首先 先定义 xcell 文件 例如 pmoscap rf pmoscap rf moscap rf18 moscap rf18 moscap rf18 nw moscap rf18 nw moscap rf25 moscap rf25 nmos rf nmos rf nmos rf 18 nmos rf 18 nmos rf 18 nodnw nmos rf 18 nodnw nmos rf 25 nmos rf 25 nmos rf hvt nodnw nmos rf hvt nodnw nmos rf lvt nmos rf lvt nmos rf lvt nodnw nmos rf lvt nodnw nmos rf mlvt nmos rf mlvt nnmos rf nodnw nmos rf nodnw pmos rf pmos rf 左边是版图单元的名称 右边是电路图单元的名称 其中所指定的器件版图和电路图 必须是单独的单元 通过这种方式定义版图和原理图单元的对应关系 以及提取寄生 时所需要屏蔽的版图单元 其次 在 XRC rule 中添加 PEX IDEAL XCELL YES 语句 最后 采用 gate level 的方式进行寄生参量提取 确保工具将 RF 器件识别为一子电路 如果 采用 GUI 的方式 选择 gate level 提取 而不是