附录-数电常用管脚内部逻辑图.doc

.附录 部份集成电路引脚排列一74系列部份集成电路引脚图74ls00 2输入 四与非门 74ls01 2输入四与非门 (oc) 74ls04 六倒相器 74ls02 2输入四或非门 74ls08 2输入四与门 74ls10 3输入三与非门74ls11 3输入三与门 74ls20 4输入双与非门74ls21 4输入双与门 74ls27 3输入三或非门 74ls30 8输入与非门 74ls32 2输入四或门 74ls48 bcd-七段译码器/驱动器 74ls85 4位数字比较器 74ls86 2输入四异或门 74ls90 十进制计数器 74ls112 负沿触发双j-k触发器(带预置端和清除端) 74ls138 3-8线译码器/多路转换器 74ls148 8线-3线八进制优先编码器 74ls160 可预置十进制计数器(异步清除) 74ls161 可预置四位二进制计数器(并清除异步) 74ls163 可预置四位二进制计数器(并清除异步) 74ls164 8位并行输出串行移位寄存器 74ls175 四d触发器 74ls175功能表 74ls190 同步可逆计数器(bcd,二进制) 74ls192 同步可逆计数器74ls194 四位双向通用移位寄存器 74ls373 八d锁存器 74ls373功能表二CMOS集成电路引脚图4001四2输入或非门 4002双4输入或非门4011四2输入与非门 4012双4输入与非门Y=/ABCD4013 双D型触发器（带预置和清除端） 4014 8位串入/并入串出移位寄存器4025 三3输入或非门 4027 双J-K主从触发器（带置位和复位端）4028 BCD十进制译码器 4030 四异或门输入输出SRENQL高阻LLH不变HLHHLHHLHHH不定4043四或非RS（三态）4043功能表40688输入与非/与门4069 六反相器 4070四异或门4071四2输入或门4072双4输入或门 4073三3输入与门4081四2输入与门4082双4输入与门 40106六施密特触发器（反相）40192、40193可预置可逆计数器（双时钟） 4514、45154位锁存/416线译码器 4515输出H电平有效，4515输出L电平有效。4518双BCD同步加计数器 4553 三数字BCD 计数器目 录实验箱简介1第一部分 基本单元实验实验一TTL集成逻辑门的逻辑功能与参数测试4实验二CMOS集成逻辑门的逻辑功能与参数测试11实验三 组合逻辑电路的设计与测试14实验四 译码器及其应用17实验五 数据选择器及其应用24实验六 触发器及其应用30实验七计数器及其应用37实验八移位寄存器及其应用43实验九 自激多谐振荡器50实验十单稳态触发器与施密特触发器53实验十一 555时基电路及其应用58第二部分 综合性实验实验十二 智力竞赛抢答器63实验十三 电子秒表65实验十四 电子密码锁70实验十五 数字钟72第三部分 课程设计实验十六 简易脉宽设计电路74实验十七数字