数字电子技术复习题三套含答案

复习题一 1 下列四个数中 与十进制数 下列四个数中 与十进制数 163 10不相等的是不相等的是 D 203 8 2 N 个变量可以构成多少个最大项个变量可以构成多少个最大项 C 2N 3 下列功能不是二极管的常用功能的是 下列功能不是二极管的常用功能的是 C 放大 放大 5 译码器的输入地址线为 译码器的输入地址线为 4 根 那么输出线为多少根 根 那么输出线为多少根 16 6 用或非门构成钟控 用或非门构成钟控 R S 触发器发生竞争现象时 输入端的变化是触发器发生竞争现象时 输入端的变化是 00 11 7 一个 一个 4K 赫兹的方波信号经赫兹的方波信号经 4 分频后 下列说法错误的是分频后 下列说法错误的是 B 周期为 周期为 2 10 3秒 秒 8 用 用 PROM 来实现组合逻辑电路 他的可编程阵列是 或阵列来实现组合逻辑电路 他的可编程阵列是 或阵列 9 A D 转换器中 转换速度最高的为转换器中 转换速度最高的为 A 并联比较型 并联比较型 转换转换 10 MAXPLUS II 是哪个是哪个 PLD 厂家的厂家的 PLD 开发软件 开发软件 B Altera 1 1 存储器按存取方式可分为三类 即 存储器按存取方式可分为三类 即 1 SAM RAM ROM 2 2 设 设 4 4 位逐次逼近型位逐次逼近型 A DA D 转换器的电压转换范围为转换器的电压转换范围为 0 15V0 15V 采用四舍五入法量化 模拟输入电压为 采用四舍五入法量化 模拟输入电压为 8 59V8 59V 转换的逼近过程是 其中括号中用 转换的逼近过程是 其中括号中用 表示保留 表示保留 表示不保留表示不保留 1000 1100 1100 1010 1010 1001 1001 1001 1001 3 3 时序电路中的时序图的主要作用是 用于在实验中测试检查电路得逻辑功能和用于计算机仿真模拟 时序电路中的时序图的主要作用是 用于在实验中测试检查电路得逻辑功能和用于计算机仿真模拟 4 4 施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声 是因为它具有 施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声 是因为它具有滞后特性 5 5 既能传送模拟信号 又能传送数字信号的门电路是 既能传送模拟信号 又能传送数字信号的门电路是 CMOS 传输门 三 简答题 每小题三 简答题 每小题 5 5 分 共分 共 1010 分 分 1 请写出 请写出 RS JK D T 触发器的状态转移方程 并解释为什触发器的状态转移方程 并解释为什 么有的触发器有约束方程 么有的触发器有约束方程 2 请回答两个状态等价的条件是什么 请回答两个状态等价的条件是什么 四 分析题 四 分析题 25 分 分 1 分析如图由分析如图由 3 线线 8 线译码器线译码器 74LS138 构成的电路 写出输出构成的电路 写出输出 Si和和 Ci的逻辑函数的逻辑函数 表达式 说明其逻辑功能 表达式 说明其逻辑功能 6 分 分 2 1 4 74LS138 1 0 2 4 3 5 6 7 Ci 1 Bi Ai Si Ci 1 2 问图示电路的计数长度问图示电路的计数长度 N 是多少 能自启动吗 画出状态转换图 是多少 能自启动吗 画出状态转换图 7 分 分 1J CP Q0 1J Q1 Q0 FF0 FF1 1J FF2 1K 1K 1K Q2 3 分析如图电路 列出状态转换图 说明它的功能 其中分析如图电路 列出状态转换图 说明它的功能 其中 74195 为集成移位寄存器器 为集成移位寄存器器 为移位和为移位和LDSH 同步置数控制端 同步置数控制端 为异步清零端 为异步清零端 J 和和为工作方式控制端 控制功能表如下 为工作方式控制端 控制功能表如下 12 分 分 CRK JK功能功能 SH LD CR C J K D0 D1 D2 D3 74195 Q0 Q1 Q2 Q3 Q3 1 CP 1 0 0 0 五 设计题 五 设计题 30 分 分 1 8 选选 1 数据选择器数据选择器 CC4512 的逻辑功能如表所示 电路符的逻辑功能如表所示 电路符 号如图所示 用号如图所示 用 CC4512 和最少的门电路产生如下逻辑函数 要求变量和最少的门电路产生如下逻辑函数 要求变量 ABC 分别对应于分别对应于 A2A1A0输入管脚 画出降维图和电路连接图 输入管脚 画出降维图和电路连接图 15 分 分 DCABDCBCDACDABF CC4512 功能表功能表 DISINHA2A1A0Y 00000D0 00001D1 00010D2 00011D3 00100D4 00101D5 00110D6 00111D7 01 0 1 高阻 2 用上升沿 用上升沿 JK 触发器设计一个按自然态序进行计数的可控模值同步加法计数器 当触发器设计一个按自然态序进行计数的可控模值同步加法计数器 当 M 0 时为时为 7 进制 进制 当当 M 1 时为时为 5 进制 进制 15 分 分 要求 要求 1 分析设计要求 建立原始状态图和状态表 分析设计要求 建立原始状态图和状态表 2 求出最简激励函数 求出最简激励函数 3 系统要求有自启动功能 系统要求有自启动功能 4 画出设计电路 1 1 答 RS FF 0RSQRSQ n1n 且 JK FF nn1n QKQJQ D FF DQ 1n T FF nn1n QTQTQ 其中 RS 触发器有约束方程 因为 RS 触发器有不允许的输入条件 2 2 答 答 在相同的输入条件下具有相同的输出 并且具有相同的次态 四 分析题 四 分析题 25 分 分 1 1 6 6 分 分 解 由图可得 且且2 CBACBACBACBAS 1i ii1i i i1ii i1iiii 00置 0 左 移 01保持 左 移 10取反 左 移 11置 1 左 移 A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 INH DIS Y CC4512 且且2 CBACBACBACBAC 1ii i 1i i i 1i ii1iiii 电路功能是全加器 2 7 7 分 分 解 电路状态方程为 n 0 n 2 n 0 n 1 1n 0 n 0 1n 1 n 1 1n 2 QQQQQ QQ QQ 状态图如下 000 Q2Q1Q0 001 011 111 101 010 100 110 可见 N 5 能自启动 3 1212 分 分 解 1 根据电路得状态转移表如下 8 分 3 Q 2 Q 1 Q 0 Q LD SH 1n 3 Q 1n 2 Q 1n 1 Q 1n 0 Q 001010101 010111010 101010100 010011001 100110011 001110110 011011101 110111011 101110111 011100010 2 由状态转移表可知该电路的功能是 10 进制计数器 4 分 五 设计题 五 设计题 30 分 分 1 1515 分分 解 CDADCABD CA BDCBCDACDABF 3 分 卡诺图及降维卡诺图为 6 分 00 0 0 1 0 1 1 1 1 00 01 11 10 01 CD AB 1 1 1 0 0 1 0 0 11 10 0 D D 1 D 0 1 D D 00 01 11 10 1 C AB 电路连接图为 6 分 A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 INH DIS Y CC4512 0 1 F A B C D 2 2 1515 分分 解 1 原始状态图及状态转换表如下 3 分 AiBiCi 1 S i Ci 00000 00110 01010 01101 10010 10101 11001 11111 000 Q3Q2Q1 001 010 011 110 101 100 X 1 1 0 0 X3 Q 2 Q 1 Q 1n 3 Q 1n 2 Q 1n 1 Q 0000001 0001010 0010011 0111100 0100101 0101110 0110000 0111 1000001 1001010 1010011 1111100 1100000 1101000 1110000 1111 2 卡诺图如下 3 分 00 0 0 1 0 0 1 1 00 01 11 10 01 XQ3 Q2Q1 0 0 0 0 1 0 0 11 10 Q3n 1 00 0 1 0 1 0 1 0 00 01 11 10 01 XQ3 Q2Q1 0 0 0 1 0 1 0 11 10 Q2n 1 00 1 0 0 1 0 0 1 00 01 11 10 01 XQ3 Q2Q1 0 0 0 1 0 0 1 11 10 Q1n 1 3 状态方程 2 分 12311213 1n 1 211321312123123 1n 2 31231221223 1n 3 Q QXQ Q0QQXQQQ Q QXQQ QQQQQXQQQQQQQ QQQQ QQQX QQQQXQ 驱动方程 2 分 1K QX QQXQJ QQQQK QXQQJ QQ QX QQQXK QQJ 123231 131321132 1221223123 4 校验自启动 2 分 111 100 可见 能自启动 5 画出电路如下图 3 分 1J CP Q1 1J Q2 FF1 FF2 1J FF3 1K 1K 1K 1 1 Q3 1 X 1 1 1 复习题复习题 2 1 将十进制数 将十进制数 18 10 转换成八进制数是转换成八进制数是 22 2 三变量函数三变量函数的最小项表示中不含下列哪项的最小项表示中不含下列哪项 m2 BCACBAF 3 一片一片 64k 8 存储容量的只读存储器 存储容量的只读存储器 ROM 有 有 16 条地址线和条地址线和 8 条数据线条数据线 4 下列关于下列关于 TTL 与非门的输出电阻描述中 正确的是与非门的输出电阻描述中 正确的是 门开态时输出电阻比关态时大门开态时输出电阻比关态时大 5 以下各种以下各种 ADC 中 转换速度最慢的是中 转换速度最慢的是 双积分型双积分型 6 关于关于 PAL 器件与或阵列说法正确的是器件与或阵列说法正确的是 只有与阵列可编程只有与阵列可编程 7 当三态门输出高阻状态时 输出电阻为当三态门输出高阻状态时 输出电阻为 无穷大无穷大 8 通常通常 DAC 中的输出端运算放大器作用是中的输出端运算放大器作用是 求和求和 9 16 个触发器构成计数器 该计数器可能的最大计数模值是个触发器构成计数器 该计数器可能的最大计数模值是 216 10 一个一个 64 选选 1 的数据选择器有 的数据选择器有 6 个选择控制信号输入端 个选择控制信号输入端 二 填空题二 填空题 1 已知一个四变量的逻辑函数的标准最小项表示为 已知一个四变量的逻辑函数的标准最小项表示为 那么用最小项标准表示 那么用最小项标准表示 13 11 9 8 6 4 3 2 0 mdcbaF F 以及 以及 使用最大项标准表示 使用最大项标准表示 F F 以及 以及 F 2 具有典型实用意义的可编程逻辑器件包括 具有典型实用意义的可编程逻辑器件包括 3 为了构成 为了构成 4K 16bit 的的 RAM 需要 需要 块块 1K 8bit 的的 RAM 地址线的 地址线的 高高 位作为地址译码的输入 地址译码使用的是位作为地址译码的输入 地址译码使用的是 译码器 译码器 4 在 在 AD 的量化中 最小量化单位为的量化中 最小量化单位为 如果使用四舍五入法 最大量化误差为 如果使用四舍五入法 最大量化误差为 如果使 如果使 用舍去小数法 最大量化误差为用舍去小数法 最大量化误差为 5 如果用 如果用 J K 触发器来实现触发器来实现 T 触发器功能 则触发器功能 则 T J K 三者关系为三者关系为 如果要用 如果要用 J K 触发触发 器来实现器来实现 D 触发器功能 则触发器功能 则 D J K 三者关系为三者关系为 三 三 简答题 每小题简答题 每小题 5 5 分 共分 共 1010 分 分 1 用基本公式和定理证明下列等式 用基本公式和定理证明下列等式 ABCBCACABBCAB 2 给出 给出 J K 触发器的特征方程 状态转移真值表 状态转移图 触发器的特征方程 状态转移真值表 状态转移图 四 四 分析题 分析题 25 分 分 1 8 选选 1 数据选择器数据选择器 CC4512 的逻辑功能如表的逻辑功能如表 4 1 所示 试写出图所示 试写出图 4 1 所示电路输所示电路输 出端出端 F 的最简与或形式的表达式 的最简与或形式的表达式 9 分 分 表 4 1 CC4512 功能表 ISINHA2A1A0Y 00000D0 00001D1 00010D2 00011D3 00100D4 00101D5 00110D6 00111D7 00 0 1 高阻 2 如图如图 4 24 2 电路由电路由 CMOSCMOS 传输门构成 试写出输出端的逻辑表达式 传输门构成 试写出输出端的逻辑表达式 8 8 分 分 A 1 VDD 100K 图图 4 2 F1 A 1 VDD 100K F2 B 1 TG TG TG 3 试分析图试分析图 4 3 所示时序电路 所示时序电路 8 分 分 1 该电路是同步的还是异步的 该电路是同步的还是异步的 2 列出状态转移表和画出状态转移图 并说明电路的逻辑功能 列出状态转移表和画出状态转移图 并说明电路的逻辑功能 五 设计题 五 设计题 30 分 设计一个分 设计一个 PLA 形式的全减器 设形式的全减器 设 A 为被减数 为被减数 B 为减数 为减数 C 为低位借位 差为为低位借位 差为 D 向高位的借位为 向高位的借位为 CO 完成对 完成对 PLA 逻辑阵列图的编程 逻辑阵列图的编程 10 分 分 A0 A1 A2 D0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 INH DIS Y CC4512 C B A 1 0 F 图图4 1 D A B C D CO 或阵列 或 阵 列 图图 5 1 PLA 逻逻辑辑阵阵列列图图 1 试用试用 555 定时器设计一个多谐振荡器 要求输出脉冲的振荡频率为定时器设计一个多谐振荡器 要求输出脉冲的振荡频率为 500 Hz 占空比等于 占空比等于 60 积分 积分 电容等于电容等于 1000 pF 10 分 分 1 画出电路连接图 画出电路连接图 2 画出工作波形图 画出工作波形图 3 计算 计算 R1 R2的取值 的取值 2 用中规模集成十六进制同步计数器用中规模集成十六进制同步计数器 74161 设计一个设计一个 13 进制的计数器 要求计数器必须包括状态进制的计数器 要求计数器必须包括状态 0000 和和 1111 并且利用 并且利用 CO 端作端作 13 进制计数器的进位输出 进制计数器的进位输出 74161 的功能表如下 可以附加必要的功能表如下 可以附加必要 的门电路 的门电路 10 分 分 D0 D3 D2 D1 CO LD RD Q0 Q3 Q2 Q1 EP CP ET 74161 图图 5 2 五 五 简答题简答题 1 1 证 右 CA B CCA B AA BCCAB 左 右 证毕 CA BBCAB 2 2 特征方程 1 分 nn1n QKQJQ 状态转移真值表 2 分 状态转移图 2 分 00 01 J 1 K J K 1 J K 0 J 0 K 四 分析题 四 分析题 25 分 分 1 1 9 9 分 分 解 根据数据选择器的工作原理 由图可得 74161 功能表功能表 输输入入输输出出 RD LD ET EPCP D0D1D2D3Q0Q1Q2Q3 0 0000 10 d0d1d2d3d0d1d2d3 1111 计计数数 110 保保持持 C O 0 1110 保保持持 JK 1n Q 00 n Q 010 101 11 n Q 且且 且且 4 DCCBCA 5 1CAB1CBA1CBADCBAF 2 8 8 分 分 解 F1 A 4 分 F2 AB 4 分 3 8 8 分 分 解 1 是异步的 2 由图可得电路得状态方程为 2 n 3 1n 3 1 n 2 1n 2 n 1 1n 1 QQQ QQQ CPQQ 由状态方程可得状态转移表如下 由状态转移表可画出状态转移图 功能 8 进制计数器 000 Q3Q2Q1 001 010 011 111 110 101 100 五 设计题 五 设计题 30 分 分 1 1010 分分 解 由题意可得真值表为 3 分 卡诺图为 3 分 0 0 1 0 1 0 1 0 1 00 01 11 10 1 A BC D 0 0 1 1 1 0 1 0 0 00 01 11 10 1 A BC CO 编程图为 4 分 CP3 Q 2 Q 1 Q 0000 1001 2010 3011 4100 5101 6110 7111 ABCDCO 00000 00111 01011 01101 10010 10100 11000 11111 A B C D CO 或阵列 或 阵 列 图图 5 1 PLA 逻逻辑辑阵阵列列图图 2 2 1010 分分解 1 电路连接图如下 4 分 V O VI 1 VI 2 555 VCO VO VCC R 2 3 5 1 6 7 8 4 VCC 0 01 F R2 R1 C Vo 2 电路工作波形图如下 3 分 CC V 3 2 CC V 3 1 t 0 Vc t 0 Vo tw1 tw2 3 tw1 0 7 R1 R2 C 3 分 tw2 0 7R2C 由题意 500 1CR7 0 RR 7 0 221 6 0 R2R RR CR7 0C RR 7 0 C RR 7 0 21 21 221 21 解得 R2 2R1 R1 571 4K 则 R2 1142 9 K 3 1010 分 分 解 设计电路如下图 D0 D3 D2 D1 CO LD RD Q0 Q3 Q2 Q1 EP CP ET 74161 0 0 1 0 1 Clk C 1 1 复习题 3 1 将十进制数 3 5 10 转换成二进制数是 11 10 2 函数的结果是 BAAF BA 3 一片 2k 16 存储容量的只读存储器 ROM 有 个字节 4096 4 下列关于 TTL 与非门的输出电阻描述中 正确的是 门关态时输出电阻比开态时大 5 在 ADC 工作过程中 包括保持 a 采样 b 编码 c 量化 d 四个过程 他们先后顺序应该是 badc 6 第一种具有实用意义的可编程器件是 PAL 7 可以直接现与的器件是 OC 门 8 一个时钟占空比为 1 4 则一个周期内高低电平持续时间之比为 1 4 9 一个二进制序列检测电路 当输入序列中连续输入 5 位数码均为 1 时 电路输出 1 则同步时 序电路最简状态数为 5 10 芯片 74LS04 中 LS 表示 低功耗肖特基 二 填空题 1 如图 1 所示电路 有 当输入电压时 输出电压为 当 2REF1REF VV 1REFI Vv 输入电压时 输出电压为 2REFI Vv 图 1 2 对于同步计数器 74161 如果输入时钟是周期方波 在正常计数时 进位输出保持高电平的时间 为 个周期 3 4 位 DAC 中 基准电压 10V D3D2D1D0 1010 时对应的输出电压为 4 D 触发器的状态方程为 如果用 D 触发器来实现 T 触发器功能 则 T D 间的关系 为 如果要用 D 触发器来实现 J K 触发器功能 则 D J K 三者关系为 5 为了构成 8K 32bit 的 RAM 需要 块 2K 8bit 的 RAM 地址线的高 位作为地址译码的输入 6 PAL 由 阵列 阵列和 单元构成 其中 阵列是可编程的 7 要构成 17 进制计数器最少需要 个触发器 8 由 555 定时器构成的单稳触发器 输出脉宽 TW 三 分析题 共 30 分 1 已知七段数码管为共阴数码管 译码器为图 2 所示 输入是 0 9 的四位 8421BCD 码 为了使数码管显示出相应输入 则给出译码器 7 段输出 真值表 如果 0123 AAAAabcdefg 使用四位地址线的 PROM 实现该功能 画出阵列图 A0 A1 A2 A3 a b c d e f g 译 码 器 图 2 2 通过时序图分析如图 3 电路的功能 已知输入是周期方波 7 分 3 分析图 4 所示时序电路 8 分 1 该电路是同步的还是异步的 2 列出驱动方程 状态方程 输出方程 状态转移表和画出状态转移图 图 4 4 给出如图 5 所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图 8 分 图 5 四 设计题 每题 10 分 共 20 分 1 利用一片二 十进制译码器 接成一位全减器 即一位带借位输 入的二进制减法电路 可以附加必要的门电路 A 为被减数 B 为减数 CI 为借位输入 F 为差 CO 为借位输出 2 设计一个同步时序电路 只有在连续两个或者两个以上时钟作用期间两个输入信号 X1和 X2一致时 输出才为 1 其余情况输出为 0 分析题 共分析题 共 30 分 分 1 解 解 列出真值表 列出真值表 数字数字abcdefg 01111110 11100000 21101101 31111001 40110011 51011011 60011111 71110000 81111111 91110011 阵列图阵列图 2 解 解 电路功能是对时钟四分频 其时序图为电路