全加器实验报告_第1页
全加器实验报告_第2页
全加器实验报告_第3页
全加器实验报告_第4页
全加器实验报告_第5页
已阅读5页，还剩3页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

全加器设计实验报告 姓名 班级 学号 实验目的 1 熟悉 Quartus 原理图设计流程 学习简单电路的设计方法 输入 步骤 层次化步骤 2 掌握 QuartusII 的文本输入方式的设计过程 理解 VHDL 语言的 结构级描述方法 学习元件例化语句的设计方法 实验原理 一位全加器可以用两个半加器及一个或门连接而成 要 求使用原理图输入的方法先进行底层半加器设计 再建立上层全加 器设计文件 调用半加器和或门符号 连线完成原理图设计 全加器可以用两个半加器和一个或门连接而成 在半加器描述 的基础上 采用 COMPONENT 语句和 PORT MAP 语句就可以很容易 地编写出描述全加器的程序 一一 原理图原理图 1 1 半加器半加器 实验步骤实验步骤 1 打开 Quartus 软件 选择新建命令 在新建对话框中选择原理 图文件编辑输入项 完成新建进入原理图编辑窗口 2 在原理图编辑窗口任意位置右击鼠标 将出现快捷菜单 选择其 中的输入元件项 insert symbol 按照所设计的电路 放置器件 排版 连线 完成设计后选择另存为命令 命名为 h adder 存放在 指定文件夹中 3 完成半加器的设计后 重复新建命令 开始进行全加器设计 在 新建的原理图中 双击鼠标 在弹出的窗口中选择 project 选项 将之前存入的 h adder 元件 放入原理图中 2 2 全加器全加器 实验步骤实验步骤 1 新建工程 在新建的工程中建立 VHDL 语言编辑文件 在编辑窗 口处 输入设计的半加器全加器程序 2 将设计好程序进行编译 没有错误之后定义全加器五个引脚所对 应耳朵硬件电路的引脚号 3 烧录程序 调试 验证程序是否合理 2 2 程序程序 三三 实验波形图
人人文库> 全部分类> 应用文书 > 事务文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论