嵌入式系统考前复习题.doc

学习资料收集于网络，仅供参考嵌入式系统考前复习题终结版（节操落地版，不看考完定后悔）一、 填空题1. 嵌入式系统是以应用为中心，以计算机技术为基础，软件硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗严格要求的 专用计算机 系统。2. 请列举2个嵌入式实时操作系统： Win CE操作系统 和 Linux操作系统 。3. ARMv7M采用的异常模型理论上预定义了 256 个异常类型，其中包括 11 个系统异常类型和 4+1 个档位，然而实际上Cortex M3只存在 7 个系统异常类型4. Boot loader主要功能是： 系统初始化 、 加载和运行内核程序 。5. RAM存储器有两种，分别是： SRAM 和 DRAM ; 现在市场上两种主要的非易失闪存技术也有两类，分别是： Nor Flash和 Mand Flash。6. Cortex M3有两种工作模式： handler 模式和 线程 模式。7. Cortex M3支持的指令集为 Thumb-2 指令集的子集。8. 在CM3控制内核中R13对应的有两个堆栈指针，分别是 主堆栈指针（MSP） 和 进程堆栈指针（PSP） 指针。9. C编译器 没有 （选填“有”或“没有”）直接支持Cortex M3的位带区操作。10. 较为普遍的一种Cortex的编程开发调试环境为ARM公司的 Real View MDK 。11. 嵌入式系统主要由 嵌入式处理器 、 相关支撑硬件 和 嵌入式软件系统 构成。12. I/O接口电路数据传送方式有： 查询 、 中断 、DMA、I/O通道和I/O处理机方式。13. ARM体系结构所支持的最大寻址空间为 4GB 。14. Cortex M3采用的两种提升中断响应速度的措施为 尾链（Tail chaining）和 迟到处理（Late Arriving） 。15. Cortex M3的PSR由3个子状态寄存器 APSR 、 IPSR 和EPSR组成。16. 指令LDR.W R0，R1，#20！为带 预 索引的指令，而STR.W R0,R1,#-20则为带 后 索引的指令。17. 访问特殊功能寄存器指令MSR和MRS必须在 特权级 下使用。18. CM3的4GB寻址空间中的代码区和片上外设区各有 1 MB的位带区，并且可映射至 32 MB的位带别名映射区。19. 操作系统的内核负责管理各个任务，或者为每个任务分配CPU时间，并且负责任务之间的 通信 ，内核的基本服务是 任务调度（或进程调度） 。20. 在Cortex M3中打开或关闭中断除了可以通过MSR指令写 PRIMASK 外，还可使用 CPS 指令快速完成。二、 选择题1. 嵌入式系统应用软件一般在宿主机上开发，在目标机上运行，因此需要一个（ B ）环境。A交互操作系统 B交叉编译 C交互平台D分布式计算2. RS232-C串口通信中，表示逻辑1的电平是（ D ）。A、0vB、3.3vC、5v15vD、5v15v3. 若R1=2000H，(2000H)=0x86，(2008H)=0x39，则执行指令LDRR0，R1，8！后R0的值为（ D ）。A. 0x2000B. 0x86C. 0x2008D. 0x394. 假设R1=0x31，R2=0x2 则执行指令ADD R0,R1,R2 LSL #3 后，R0的值是（ C ）A. 0x33B. 0x34C. 0x39D. 0x385. Cache用于存放主存数据的部分拷贝，主存单元地址与Cache单元地址之间的转换用（ ）完成。A硬件 B. 软件 C. 用户 D. 程序员6. 下面哪个系统不属于嵌入式系统。（ ）A、“天河一号”计算机系统 B、车载多媒体终端C、iPad平板电脑 D、iPhone手机7. 以下关于Cortex M系列处理器指令系统的描述正确的一项是（ ）A、支持ARM和thumb指令集 B、仅支持thumb指令集C、支持ARM和thumb-2指令集 D、仅支持thumb-2指令集8. 关于Cortex M3处理器，以下描述不正确的一项为（ ）A、一定有NVIC B、比ARM7具有更高的代码密度C、一定有MPU D、支持4G的存储空间9. Cortex M3处理器具有（ ）个堆栈指针A、1B、2C、3 D、410. Cortx M3处理器中堆栈的内存实现方法为（ ）A、向上增长的空栈 B、向上增长的满栈C、向下增长的空栈 D、向下增长的满栈11. Cortex M3 支持（ ）种操作模式A、1B、2C、5 D、712. Cortex M3 采用（ ）级流水线结构A、3B、4C、5D、713. Cortex M3中所有数据操作指令都能访问的通用寄存器为（ ）A、R0R7 B、R8R12 C、R0R12D、R0R1514. Cortex M3指令集中专用于访问特殊寄存器的指令为（ ）A、MOV B、LDR C、STRD、MSR10. 以下关于uC/OS-II描述正确的一项为（ ）A、是一种单任务实时操作系统B、是一种协作式多任务实时操作系统C、是一种抢占式多任务实时操作系统D、是一种时间片轮转式多任务实时操作系统三、 简答题（每小题6分，共30分）1. 什么是小端和大端存储器组织？答：1)小端存储器组织是较高的有效字节存放在较高的存储器地址，较低的有效字节存放在较低的存储器地址（同同小）。 2) 大端存储器组织是较高的有效字节存放在较低的存储器地址，较低的有效字节存放在较高的存储器地址（正反大）。请简述嵌入式系统开发的基本流程。2. 请简述嵌入式系统开发的基本流程。答：1）系统定义与需求分析；2）系统设计方案的初步确立；3）初步设计方案性价比评估与方案评审论证；4）完善初步方案、初步方案实施；5）软硬件集成测试；6）系统功能性能测试及可靠性测试。3. 寄存器CPSR，SPSR的功能各是什么？答：1）CPSR包含条件码标志、中断禁止位、当前处理器模式以及其它状态和控制信息。所有处理器模式下都可以访问当前的程序状态寄存器CPSR。在每种异常模式下都有一个对应的物理寄存器程序状态保存寄存器SPSR。当异常出现时，SPSR用于保存 CPSR的状态，以便异常返回后恢复异常发生时的工作状态。4. 指令ADR，ADRL、LDR、NOP是如何处理地址值读入到寄存器中的？答：ADR是将基于PC或者寄存器的地址值读入到寄存器的,ADR伪指令通常被替换成一条ADD指令或SUB指令来实现该ADR指令的功能。而ADRL伪指令与ADR指令的最大不同之处是,它可以读取更大范围内的地址,而且被编译器替换成2条数据处理指令。LDR将一个32位的立即数或者一个地址值读取到寄存器中。大范围的地址读取。NOP在汇编时将被替换成ARM中的空操作。5. 什么是CMSIS？CMSIS 4.0包含哪些组件？ 答：CMSIS是Cortex微控制器软件接口标准的英文简称，是ARM公司推出的跨所有 Cortex-M 芯片供应商产品将软件接口标准化，以实现与处理器和外设之间的一致且简单的软件接口，从而简化软件的重用，缩短微控制器开发人员新手的学习过程。CMSIS 4.0主要包括以下组件（1）CMSIS-CORE:Cortex-M 处理器内核和外设的应用程序接口（API）（2）CMSIS-Driver:定义通用外设驱动接口及保证驱动可重用的中间件 （3）CMSIS-RTOS API: 通用实时操作系统的API.（4）CMSIS-Pack: 基于 XML 的软件描述包(PDSC) 。（5）CMSIS-SVD: 外设的系统描述视图. （6）CMSIS-DAP: 调试访问接口.6. Cortex M3的存储器有哪些访问属性？答： Cortex M3的存储器规定了4种属性：（1）可否缓冲、（2）可否缓存、（3）可否执行、（4）可否共享7. 寄存器R13，R14，R15的专用功能各是什么？答：1）寄存器R13保存堆栈指针SP；2）寄存器R14用作子程序链接寄存器，也称为LR ，用以保存返回地址；3）R15（PC）用作程序计数器。8. 简述嵌入式操作系统与通用操作系统的区别。答：通用操作系统是一种通用的操作系统，可运行在不同的硬件平台。而嵌入式操作系统与一般的通用操作系统不同，其是一种专用、可定制的特点。9. 简述看门狗定时器的作用及必要性。答：当系统程序出现功能错乱，引起系统程序死循环时，能中断该系统程序的不正常运行，恢复系统程序的正常运行。嵌入式系统由于运行环境的复杂，及所处环境有较强的干扰信号，或系统程序本身的不完善，不能排除系统程序不会出现死循环现象。在系统中加入看门狗部件，当系统程序出现死循环时，看门狗定时器产生一个具有一定时间宽度的复位信号，迫使系统复位，恢复系统正常运行。10. ARM常见的寻址方式有哪些？答：寻址方式是根据指令中给出的地址码字段来实现寻找真实操作数地址的方式。ARM处理器具有9种基本寻址方式。1.立即寻址； 4.寄存器间接寻址； 7.堆栈寻址2.寄存器寻址； 5.变址寻址； 8.块拷贝寻址3.寄存器移位寻址； 6.多寄存器寻址； 9.相对寻址 四、 程序题（共30分）1. 请给下列程序加上注释（1）CMP R0，#NUM ； （2）MOVHS PC，LR ； （3）ADR R3，JTable ； （4）LDR PC，R3，R0，LSL #2 ； （5）BL Func ； 2. 写出完成下列操作的汇编指令（1）R0=16 ： MOV R0,#16;（2）R1=R0*4 ： MUL R1,R0,#4;（3）R0=R1/16 ： MOV R0,R1,LSL#4;（4）R1=R2*7 ： MUL R1,R2，#7;3. 程序解释AREA COPYBS,CODE,READONLY ；定义一个代码段 ENTRY ；程序入口 LDR RO,=SRC ；取得原数据表的表头 LDR R1,=DST ；取得目标数据表的表头 MOV R2,#20 ；R4作为循环控制 BCOPY MOVS R3,R2,LSR,#3 ；R3=R2 3 逻辑右移3位 BEQ CWORD ；若Z=1,跳转到CWORD OCOPY LDMIA R0!,R4-R11 ；加载R0指向的地址上的多字数据，保存到R4R11中，R0值更新 STMIA R1!,R4-R11 ；将R4-R11的数据存储到R1指向的地址上，R1值更新 SUBS R3,R3,#1 ；R3=R3-1 BNE OCOPY ；若Z=0,跳转到OCOPY CWORD AND R2,R2,#7 ；R2=R2&7