数字电子技术实验.doc

实验序号03实验名称3/8译码器实验时间2012.10.16实验室2181 实验元件（元件型号；引脚结构；逻辑功能；引脚名称）1.1SAC-DS4数字逻辑电路实验箱 1个1.2万用表 1块1.3 74LS138 3-8线译码器 2片1.4 74LS20 双四输入与非门 1片2实验目的2.1、 掌握中规模集成电路译码器的工作原理及逻辑功能。2.2、 学习译码器的灵活应用。3 实验电路原理图及接线方法描述：3.1、译码器逻辑功能测试控制输入端S1=1，S2=S3=0，译码器工作，否则译码器禁止，所有输出端均为高电平。 按图5-2接线。图5-2根据表5-1，利用开关设置S1、S2、S3、及A2、A1、A0的状态。3.2、 用两片74LS138组成4-16线译码器按图5-3接线，利用开关改变输入D0-D3的状态，借助指示灯或万用表监测输出端。 图5-33.3、利用译码器组成全加器线路 用74LS138和74LS20按图5-4接线，74LS20芯片14脚接 +5v,7脚接地.利用开关改变输入Ai、Bi、Ci-1的状态，借助指示灯或万用表观测输出Si、Ci的状态. 图5-44实验中各种信号的选取及控制（电源为哪些电路供电；输入信号的分布位置；输出信号的指示类型；总结完成实验条件）4.1 译码器逻辑功能测试4.2 用两片74LS138组成4-16线译码器4.3 利用译码组成全加器电路4.4 实验完成条件 实验首先必须选择正确的实验仪器，然后根据实验电路图正确连接实验仪器是完成实验的必要条件。5逻辑验证与真值表填写 5.1 译码器逻辑功能测试输 入输 出 S1S2S3A2A1A0Q0Q1Q2Q3Q4Q5Q6Q701111111111111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110 5.2 用两片74LS138组成4-16线译码器输 入输 出D3D2D1D0Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q1500000111111111111111000110111111111111110010110111111111111100111110111111111111010011110111111111110101111110111111111101101111110111111111011111111110111111111000111111110111111110011111111110111111101011111111110111111011111111111110111111001111111111110111110111111111111110111110111111111111110111111111111111111110输 入输 出S1AiBiCi-1SiCi000100000100110101010101101110010110101111001111111 5.3 利用译码组成全加器电路6实验总结（安全事注意项，操作要点，实验结果分析） 6.1 实验时注意事项1、集成块为有源器件，必须接5V电源才能正常工作；2、连线时按照一定顺序连接，防止漏连和错连；3、学会排查错误的方法，详见常见问题中的常见故障检查方法； 6.2 实验总结在软件multisim中，根据数字电子实验讲义上设计的半加器、半减器、全加器、全减器、四位奇偶校验器、反码器连线。根据开关闭合的情况，得到