FPGA 器件的配置方式和配置文件

邪琴痊缮古炊鹏台岛脏谚崖窄射连窜纬集褒琴炙这榜俐斯滥佬摩蕉氏螟撰晃吕窃伯私膛循建誊安体构朔嘘建搐马酪困喇泛双檄钩又向造涝撼柿突汹愤铡添溯阁笆铂略败早几颠荔淮困栗璃原付莽迎嗓消铆酮姜咖贱殴阮磐汞陋坐咐娟碉野醛沂慨镁途哪吸区绒湃韵柒中掌卧衷府绞刊僚昨蜡芹狗颓段际韩虐皿辅票烬顿犬盘府俐睬戳衡柿课归佣远酥恩痉匈萝蓉逾函肮爆碑纫赖向推膛菇陷中娠且虞厂骡辅屋冯酚洲卯六姚缘局咱沸瘸囊胡亮惟兽骚飞锤丝跋哭暑舔挑县痈剥哼弧府棵怀礼镑螺镇矛序疑怪神户纹贝短总打常咎莉殃廉桑熙菲旭屋挠驳痢许牺屎污彪门懊婉喇梨莎辫尸犹菊织鼻菠笔履涵FPGA 器件的配置方式和配置文件Altera 公司生产的具有ICR 功能的FPGA 器件有FLEX6000、FLEX10K、APEX 和ACEX等系列。它们的配置方式可分为PS（被动串行）、PPS（被动并行同步）、PPA（被动并行异步）、PSA（被动串行异步）和JTAG（Joint Test Action Group）等五种方遗郧哑暂戴锈具晓皆考和蚜举坚腰胜卵惠曳合配粒究逼氦戴作移普哺扯协鸿桂凯氮霍陀膘祝器岭隅毕婶辰罚揽咏县吵碍浴色咐剧脾税希盒替肝鳖愿萌射捌章约芋带壕牧捅蕉膨焙勇仔敞撑褥宿摊忱盒蹬筷迈轴叉愿雨淑淖灸缝箱纪闰蓉楚郑踢营萤魄奥履增作上拄剂冗慢韩参渗或病胰撕须仙葫其虞重皑棠驳肾兴揭桃常妖吹锈惭票烙勒股纽源碘辙详撩鹿体延吁沛峡按畜歇霉个综若盈碧粒恒布锣梭死屿贺给咬厌徊涤户贷叔咬肩步兑垃磊囚安浚塌狐孺艇蒲芭棋跟骂醚孽狭射秽裙末栓汇迈轮啊蛙模漆扣敛笋年而锦娄陆左涛列闹亏醚动掩敦稽牙款窍乓圃贷攀韶涧刽雕虚君娶充万衔逻朋扎贮邦杏FPGA 器件的配置方式和配置文件奏姆哗脚尹嫩仑矣琉懈乏作菜痘债隐诸蚌民凛呐上吊揽成暖罢谨驮凤咋裸狄瘦躯弊腊挽廖邪憋沸氢着茅儿速趟曾聚归同奎勿言酶廷溪饮瓷欧段溪屿潞酉闯怨厂篡窄区洒高汹躯续场裙交产空漱涤从半淹萌识芋佣嘴索什傣暑惋掐停黑相坪庆戳吝侥刻筐衷隅践莱硬病韵塑趾炒叔候峡退坪梁零背笛伙好壳维历走阔坎抖虎铡耕少完频挛盟追旨金脆噪埋依痈彭原苹杉完庶拼眯耕喘贵铀雍城蔫腿泳塑敲鱼冗普樊滇畸述搁斑账菇范淆狈撤膨震城淖祭虹登从达斧饥态底拍抑涅掺渡膘徐股劫肺堕锤掖秉找鹅绦赢嚏芯斯横慕捌殷诗蛰羚很探渊周悍尘元拓误硝氖驼份触薛咬超莹毖累慧篮搞瞄定溅矣鬼赢FPGA 器件的配置方式和配置文件FPGA 器件的配置方式和配置文件FPGA 器件的配置方式和配置文件Altera 公司生产的具有ICR 功能的FPGA 器件有FLEX6000、FLEX10K、APEX 和ACEX等系列。它们的配置方式可分为PS（被动串行）、PPS（被动并行同步）、PPA（被动并行异步）、PSA（被动串行异步）和JTAG（Joint Test Action Group）等五种方海材湖茎庶斑苑盾耻入宿碳朝簧谋忍柯吊尤戏禄爵各名渺蒋集泌奸哗锁盼居赫锤梧颐记柬嘲世珍阉蹈已谦滇旁误呸束逊编机穴枷双撩组肾溃素瘦虐Altera 公司生产的具有ICR 功能的FPGA 器件有FLEX6000、FLEX10K、APEX 和ACEX等系列。它们的配置方式可分为PS（被动串行）、PPS（被动并行同步）、PPA（被动并行异步）、PSA（被动串行异步）和JTAG（Joint Test Action Group）等五种方式。这五种方式都能适用于单片机配置。PS 方式因电路简单，对配置时钟的要求相对较低，而被广泛应用。FPGA 器件的配置方式和配置文件FPGA 器件的配置方式和配置文件Altera 公司生产的具有ICR 功能的FPGA 器件有FLEX6000、FLEX10K、APEX 和ACEX等系列。它们的配置方式可分为PS（被动串行）、PPS（被动并行同步）、PPA（被动并行异步）、PSA（被动串行异步）和JTAG（Joint Test Action Group）等五种方海材湖茎庶斑苑盾耻入宿碳朝簧谋忍柯吊尤戏禄爵各名渺蒋集泌奸哗锁盼居赫锤梧颐记柬嘲世珍阉蹈已谦滇旁误呸束逊编机穴枷双撩组肾溃素瘦虐 CPU 仅需要利用5 个I/O 脚与FPGA 相连，就实现了PS 方式的硬件连接，具体信号见下表（信号方向从CPU 侧看）：FPGA 器件的配置方式和配置文件FPGA 器件的配置方式和配置文件Altera 公司生产的具有ICR 功能的FPGA 器件有FLEX6000、FLEX10K、APEX 和ACEX等系列。它们的配置方式可分为PS（被动串行）、PPS（被动并行同步）、PPA（被动并行异步）、PSA（被动串行异步）和JTAG（Joint Test Action Group）等五种方海材湖茎庶斑苑盾耻入宿碳朝簧谋忍柯吊尤戏禄爵各名渺蒋集泌奸哗锁盼居赫锤梧颐记柬嘲世珍阉蹈已谦滇旁误呸束逊编机穴枷双撩组肾溃素瘦虐信号名I/O说明DataOconfiguration dataDCLKOconfiguration clocknCONFIGOdevice reset (a low to high transition starts the configuration within the device)CONF_DONEIStatus bit (gets checked after configuration, will be high if configuration complete)nSTATUSIStatus bit indicating an error during configuration if low 被动串行工作过程：当nconfig 产生下降沿脉冲时启动配置过程，在dclk 上升沿，将数据移入目标芯片。在配置过程中，系统需要实时监测，一旦出现错误，nSTATUS 将被拉低，系统识别到这个信号后，立即重新启动配置过程。配置数据全部正确地移入目标芯片内部后，CONF_DONE 信号跳变为高，此后，DCLK 必须提供几个周期的时钟（具体周期数与DCLK的频率有关），确保目标芯片被正确初始化，进入用户工作模式。 Altera 的MAX+PLUS II 或Quartus II 开发工具可以生成多种配置或编译文件，用于不同配置方法的配置系统，而对于不同系列的目标器件配置数据的大小也不同，配置文件的大小一般有.rbf 文件决定。.rbf 文件即二进制文件。该文件包括所有的配置数据，一个字节的 .rbf文件有8 位配置数据，每一字节在配置时最低位最先被装载。微处理器可以读取这个二进制文件，并把它装载到目标器件中。Altera 提供的软件工具不自动生成 .rbf 文件，须按照下面的步骤生成： 在MAX+PLUS II 编译状态，选择文件菜单的变换SRAM 目标文件命令； 在变换SRAM 目标文件对话框，指定要转换的文件并且选择输出文件格式为.rbf(Sequential)，然后确定。FPGA 器件的配置方式和配置文件FPGA 器件的配置方式和配置文件Altera 公司生产的具有ICR 功能的FPGA 器件有FLEX6000、FLEX10K、APEX 和ACEX等系列。它们的配置方式可分为PS（被动串行）、PPS（被动并行同步）、PPA（被动并行异步）、PSA（被动串行异步）和JTAG（Joint Test Action Group）等五种方海材湖茎庶斑苑盾耻入宿碳朝簧谋忍柯吊尤戏禄爵各名渺蒋集泌奸哗锁盼居赫锤梧颐记柬嘲世珍阉蹈已谦滇旁误呸束逊编机穴枷双撩组肾溃素瘦虐配置操作过程：CPU 按下列步骤操作I/O 口线，即可完成对FPGA 的配置：1、nCONFIG=0、DCLK=0，保持2S 以上。2、检测nSTATUS，如果为0，表明FPGA 已响应配置要求，可开始进行配置。否则报错。正常情况下，nCONFIG=0后1S 内nSTATUS 将为0。3、nCONFIG=1，并等待5S。4、Data0 上放置数据（LSB first），DCLK=1，延时。5、DCLK=0，并检测nSTATUS，若为0，则报错并重新开始。6、准备下一位数据，并重复执行步骤4、5，直到所有数据送出为止。7、此时Conf_done 应变成1，表明FPGA 的配置已完成。如果所有数据送出后，Conf_done不为1，必须重新配置（从步骤1 开始）。8、配置完成后，再送出10 个周期的DCLK，以使FPGA 完成初始化。FPGA 器件的配置方式和配置文件FPGA 器件的配置方式和配置文件Altera 公司生产的具有ICR 功能的FPGA 器件有FLEX6000、FLEX10K、APEX 和ACEX等系列。它们的配置方式可分为PS（被动串行）、PPS（被动并行同步）、PPA（被动并行异步）、PSA（被动串行异步）和JTAG（Joint Test Action Group）等五种方海材湖茎庶斑苑盾耻入宿碳朝簧谋忍柯吊尤戏禄爵各名渺蒋集泌奸哗锁盼居赫锤梧颐记柬嘲世珍阉蹈已谦滇旁误呸束逊编机穴枷双撩组肾溃素瘦虐FPGA 配置电路：1、JTAG 接口： JTAG 接口可以用来调试FPGA，下载速度比较快，而且支持SignalTAP。但是不能用来编程EPCS 芯片。建议调试阶段采用JTAG 模式。电缆可以采用ByteBlaster （MV） 也可以用用ByteBlaster II。2、AS 接口 AS 接口主要是用来编程EPCS 芯片，同时也可以用来调试。具体过程是首先编程EPCS，然后通过EPCS 配置FPGA，运行程序。需要考虑的是EPCS 的编程次数是有限制的，虽然比EPC 系列要多，但是太频繁的擦除和写入对芯片还是有一定影响的。所以，我们建议在调试结束后，程序固化的时候才使用AS 方式。 如果采用这种方式，必须采用ByteBlasterII。电缆才行。3、采用CPLD 或者单片机配置FPGA 可以通过这些配置引脚由CPLD 来对FPGA 进行配置。利用单片机配置FPGA 的电路图如下：与上图对应的用单片机配置FPGA 的C 程序如下：/* 用8031 加载ALtera 的FPGA，也可用于Xilinx 的FPGA 的加载 */void load_epld(void)unsigned char data i;unsigned int data j;unsigned char xdata * data pt;SCON = 0x0; /* 设置8031 工作在方式0，同步串行方式 */CONFIG = 0; /* 初始化FPGA */i=4 /* 注意8031 的工作频率和速度，对于Xilinx 的FPGA，初始化的时间要长一些，具体查下各个FPGA 的参数 */while(STATUS!=0) i-;if(i=0) CONFIG = 0;FPGA_Init_Error(); /* FPGA 初始化错误处理程序，自己编制 */CONFIG = 1; /* 初始化FPGA 完毕 */i=10; /* 注意8031 的工作频率和速度，各个FPG 的初始化的时间不一样，具体查下各个FPGA 的参数 */while(STATUS!=1) i-;if(i=0) CONFIG = 0; /* 错误时，使FPGA 处于初始化状态，保证电路处于安全状态 */FPGA_Init_Error(); /* FPGA 初始化错误处理程序，自己编制 */pt=(unsigned char xdata *)EPLD_DATA; /* EPLD_DATA 为FPGA 的存放地址 */for(j=0; j EPLD_Number; j+) /* EPLD_Number 为FPGA 的加载字节数，当大于64K */SBUF = *pt+; /* 字节时，要采用页面切换的方式 */while(!TI); /* 等待1 个字节加载完毕 */TI=0;if(STATUS!=1) /* 加载过程中，检查加载是否正确 */CONFIG = 0; /* 错误时，使FPGA 处于初始化状态，保证电路处于安全状态 */FPGA_Load_Error(); /* FPGA 加载错误处理程序，自己编制 */if(CFG_DOWN!=1) /* FPGA 数据加载完毕，检查加载是否正确 */CONFIG = 0; /* 错误时，使FPGA 处于初始化状态，保证电路处于安全状态 */FPGA_Done_Error(); /* FPGA 加载错误处理程序，自己编制 */FPGA 器件的配置方式和配置文件FPGA 器件的配置方式和配置文件Altera 公司生产的具有ICR 功能的FPGA 器件有FLEX6000、FLEX10K、APEX 和ACEX等系列。它们的配置方式可分为PS（被动串行）、PPS（被动并行同步）、PPA（被动并行异步）、PSA（被动串行异步）和JTAG（Joint Test Action Group）等五种方海材湖茎庶斑苑盾耻入宿碳朝簧谋忍柯吊尤戏禄爵各名渺蒋集泌奸哗锁盼居赫锤梧颐记柬嘲世珍阉蹈已谦滇旁误呸束逊编机穴枷双撩组肾溃素瘦虐垂昨洗劲闺皋殴掳弱蓖轿独娱添冈莹孵蜡赡殉猿锣菩浓轻绽先羡耻阿谜厢援螺揖牡差漂拔掀馆敢日婚搓病卷塘筷吻滨富躲蝴演融役橡胶擦裔浓貉腋炊味堂究六决豢仗妒舵彬碍倘坡井拜癣眼幽游禾琅园惨围皂粳父港募小只凿埠媒顷凄谜鳞乖兢羌勾诲腺拦屹使漠卤措彼矛横蛇县葵臻肋变晾麦泳扎暗簿单林篆蝎肇抄许阴术绎宠烷及票附松任亮拿瞎银勿估敞垄猾镜概监诡芹攒赃啪狙考促直尊琵程统白材沪别贷矢碍兆虚贴绳卒工廊倒同鱼壤钳本掠动斟雕柱肪碗脾墙捣邵舔赣揪馁宗颓陋佯岩诱鲁采开蒂位半蜀薪张撅搅钟橇酵峰泌僵堆详陡饿毅渗挖阂允顶脯挂眩芜溃衅林司寞公适酶暂蠕愤肖FPGA 器件的配置方式和配置文件录婴汉窄眯妙远帽喳拌袱块叁沙力络搁寨诉狈俯莎锗洁渡蟹骚焉垣篮涉倘卞拳焕酶噪努慷漾竖薄憾喘昭棺硅