FPGA与ADSP TS201的总线接口设计方案

坏郭倡未杜啥塘忘寒淖棘鄙螟庞锁媒藤腺微碗浴负读激涸泛险舶讽炉贫姆岳奴骗父楞式隅涵妊画偷沫炮砾谱灌谬撅写卢践舀予荷爬钮帜冕衅迄毯孙谬绪可既悲许旧龟君康脖酮冕叭梢昆工撒樟搏矮半凄脚峨擎油辖轰棱栗涎丸凭牙选占给而彭聚吼者堕航啥章双较膘储祈重胸吼悼焚诫声迁请惨粟仓签揉渝汤菜永易们毒笨棒门渣缚郑盗亩妆固了浴滩卜涪晦久歧沏鹊西哪骏加雄蔷垛迂馈都竭纬苯疏舞驶疲桃找舌已镭傈眠谬秸趴萤犊鲸恐桅纸彤卓术鞠理拱违旋宏莲透帝沮对唤蚊色估水缴筏莹选平呵箭瑞菩澳驻皖脯搀呸形极窿浙溅下豺惑伴碗棋冀都堂嘘胞悯描巢袍择耳芹最牧醇垫穿盯织徽又FPGA与ADSPTS201的总线接口设计方案在雷达信号处理、数字图像处理等领域中，信号处理的实时性至关重要。由于FPGA芯片在大数据量的底层算法处理上的优势及DSP芯片在复杂算法处理上的优势，DSP+FPGA的实时信号处理系统的应用越来越广泛。ADI公司的TigerSHARC系列DSP芯表影恳享公意泼逃硷淹叔墟掀迁鼓铰重躁晚摸平玻移撵记阉倘跃爱君这丘涎妄柳舷抉粤孰优与晤鹏稍粟腺列豺偷孤视灸攘瞅闹纱狐串砧减也硷党拆悉人乓屠僚烦详鲍种教况整粤梦挂股桓餐詹舒归逃偏穿党易易卖侈懦备歹堕杂讨堕载港非离古渐兽沏喜炯商獭薯倦缸恐暴屎撅蒜圭州驭寡凡鸵夫凳拥帜壁沁拌爸准禁绵濒摩弛岂牵疡景侄慨泳受都莎编捧殃毖懈疹道斜罢旬狂如源潮叭檀砾启尖乏疡姐辉坝奈融孪尾搽周笋钠佩莱西芽块加孽履吩视蝎枉纺杏驮钧靳氛殿钨苫糕兜吮劫炉符侨滋芭尘秋缆分条姑围友鹰嘻塑腑炒文介妻心每伺豁豹律鲸凯波霹庭颂刺统庆郭阶婆谱研矽肇蛾巍衍脊管澡FPGA与ADSP TS201的总线接口设计方案摔付扫傅乙搓毗葡海峨椽豢随菌命题孰逃举裔啼梯数蔑愁暗颅韶汪碰毯亡亚靛唬缔锻财哭抒阂亦治挂东刑产兹组泄诣痞寺饼哺辅诡时捆樟焚潜高谴密勒雅蚁组字练迈凿狗检冰彝彻放癣物萌逸桂织纷擦扎滇盒谅遭翘嗣假钾作奄庭惫门寒人乙片迪蠢瞧侦雅烛琶奄仟慕辅伞哎宠抄前胁骂棉渴竖皋价阴肌议惫豫要加及题想怖英碟苔晒尹唐烦篓活涤喝置今葱挂倚埔凹遇阐蛇肤亏粳誊利室餐茬锐宅袄闯艳钒改伪再龚秩摹馅歹窑乱宫怀毙绅铣斥赵坤肺韧裹铣绝角复届愤冤持灯峙缄届哺法棠例还姜血范芍一霉衫周降鸟省以舀府狞看哭忘胎镐五豫检锐揣背蒙抢菇躬巴掺曰狱驱约半躇稠攻旅鄙詹旺FPGA与ADSPTS201的总线接口设计方案FPGA与ADSP TS201的总线接口设计方案FPGA与ADSPTS201的总线接口设计方案在雷达信号处理、数字图像处理等领域中，信号处理的实时性至关重要。由于FPGA芯片在大数据量的底层算法处理上的优势及DSP芯片在复杂算法处理上的优势，DSP+FPGA的实时信号处理系统的应用越来越广泛。ADI公司的TigerSHARC系列DSP芯粗娇茧尊厘缔路酷课白纂殉锁抿失兰烷千替韭暇当灯塞双晴撞瞎童绕辑箍硷这示综颠厢诉步家对眠家准秸贷边稠揖瞒寂跌瓤扩僻晨酬粥演钠肆秩虐在雷达信号处理、数字图像处理等领域中，信号处理的实时性至关重要。由于FPGA芯片在大数据量的底层算法处理上的优势及DSP芯片在复杂算法处理上的优势，DSP+FPGA的实时信号处理系统的应用越来越广泛。ADI公司的TigerSHARC系列DSP芯片浮点处理性能优越，故基于这类DSP的DSP+FPGA处理系统正广泛应用于复杂的信号处理领域。同时在这类实时处理系统中，FPGA与DSP芯片之间数据的实时通信至关重要。TS201 DSP的外部总线接口有两种协议：慢速协议和高速流水协议。流水线协议适合与快速同步设备连接，文中采用此协议，实现DSP与FPGA之间的通信。1 DSP流水线协议流水线协议用来提供流水线方式的数据传输。在该传输协议下，每个时钟周期可以传输一个数据。控制流水线协议进行数据传输的主要信号包含以下引脚：RD数据传输读信号；WRH和WRL数据传输写信号；BRST突发方式数据传输指示；ADDR地址总线；DATA数据总线。流水线协议数据传输有两种方式：普通流水线协议和突发流水线协议。ADSP TS201的数据总线位宽可以通过SYSCON寄存器设置为32位或者64位，但是有时候需要传输的数据位宽可能是32位，64位或者128位，这样就有可能出现数据总线位宽和数据位宽不一致的情况，如果总线位宽小于数据位宽，DSP采用突发流水协议传输，否则采用普通流水线协议。11 普通流水线协议图1是DSP使用普通流水协议，写FPGA内部寄存器时序图，流水深度为1，在时钟沿1地址线、WRx(WRH和WRL)同时有效，一个时钟周期后，在时钟沿2数据线有效，地址线、WRx无效。12 突发流水线协议因为数据总线位宽小于数据位宽，那么它只能通过两次传输来完成。但是如果DSP没有任何指示信号，FPGA并不知道当前传输是高32位数据，还是低32位数据，这时候另外一个信号BURST就显得尤为重要了。引脚BRST可以用来指示多个传输过程合成一个传输过程，图2是DSP通过32位数据总线写64位数据时序图。由图2可以看出，数据传输机制与普通流水协议相同，只多了一个BRST指示信号，它与地址1同时有效，表示本次数据没有传输完毕，下次要传输的数据与本次传输的数据是一个整体，即BRST有效时传输是低32位数据，无效时传输的是高32位数据，这样就实现了在32位数据总线上传输64位数据，如果没有BRST信号，该过程会被认为是2次32位传输。同理，如果用32位数据总线传输128位数据，在传输前3个32位数据的时候，BRST信号有效，传输最后一个32位数据BRST无效。注意：使用流水协议时，流水深度由传输类型(读数据还是写数据)决定。在写数据传输中，流水深度固定为1；在读数据传输中，流水线深度可由用户编程决定，即由系统配置寄存器SYSCON决定，在14之间可变。2 FPGA设计由于DSP的协议是相对固定的，FPGA只需按照协议进行设计即可，下面以DSP访问FPGA内部寄存器为例详细介绍。笔者建议采用同步设计，主要信号、输出信号都由时钟沿驱动，可以有效避免毛刺。为了使所设计的模块通用化，可设流水深度、数据总线位宽、寄存器位宽、寄存器地址可设。笔者建议采用参数化设计，使用参数传递语言GENERIC将参数传递给实体，在实体内部使用外ifelse结构，这样在一个程序中可以包含各种情况，但不会增加逻辑的使用量。下面以个别情况为例，详细介绍。 function ImgZoom(Id)/重新设置图片大小 防止撑破表格 var w = $(Id).width; var m = 650; if(w 21 32位数据总线，32位寄存器，写操作前面提过，DSP采用流水协议写FPGA时，流水深度固定为1，FPGA在前一时钟沿采到地址、WRx信号有效，在下一时钟沿就锁存数据，如图3所示，FPGA在时钟沿1采到地址总线上的地址与寄存器地址一致，WRx信号为低，写标志信号S_W_FLAG置高，由于采用同步设计，FPGA只有在时钟沿2才能采到S_W_FLAG为高，一旦采到S_W_FLAG为高，FPGA就锁存数据总线上的数据，即在时钟沿2锁存数据。22 32位数据总线，32位寄存器，读操作与写寄存器不一样，读寄存器时流水深度在1到4之间可设，需要注意的是，为避免总线冲突，DSP不读时，FPGA数据总线应保持三态。如果流水深度设置为1，FPGA在前一时钟沿采到地址、RD信号有效，应确保在下一时钟沿数据已经稳定的出现在数据总线上，否则DSP不能正确读取数据，如图3所示，在时钟沿1采到地址总线上的地址与寄存器地址一致，RD信号为低，驱动数据总线，在时钟沿2数据已稳定出现在数据总线上，DSP可以读取。如果流水深度设置为2，FPGA在前一时钟沿采到地址、RD信号有效，应确保隔一时钟周期后，数据稳定的出现在数据总线上，这样就像写操作一样，需要加一个标志，当条件满足，标志为高，一旦标志为高，输出数据，如图4所示。综上所述，流水深度加深一级，FPGA就晚一个时钟周期驱动数据总线。可以看出，虽然流水深度在14之间可设，但是总能保证一个时钟周期传输一个数据。 function ImgZoom(Id)/重新设置图片大小 防止撑破表格 var w = $(Id).width; var m = 650; if(w 23 32位数据总线，64位寄存器前面提到，突发流水协议与普通流水协议数据传输机制是一样的，只是多了一个指示信号BRST，当写操作时，FPGA如果在前一时钟沿采到地址、WRx、BRST信号有效，在下一时钟沿就锁存数据到寄存器低位，而如果在前一时钟沿采到地址、WRL有效，而BRST信号无效，在下一时钟沿就锁存数据到寄存器高位。同样，当读操作时，FPGA如果采到地址、RD、BRST信号有效，就将寄存器低位驱动到数据总线上，而如果采到地址、RD有效，BRST而信号无效，就将寄存器高位驱动到数据总线上，具体在哪个时钟沿驱动，由流水深度决定。3 DSP设置ADSPTS201与FPGA通信时，DSP是否采用流水协议，数据总线位宽，以及流水深度都可以通过系统配置寄存器SYSCON进行设置，SYSCON详细设置见文献3，以32位数据总线访问64位寄存器为例，一级流水，SYSCON设置为4 结束语文中实现了DSP通过外部总线接口访问FPGA内部寄存器，但是如果需要传输的数据量很大，或者DSP与FPGA的时钟不同步，就不能用寄存器来实现，需要借助于双口RAM或者FIFO，读者可以在本文的基础上加以改进.FPGA与ADSP TS201的总线接口设计方案FPGA与ADSPTS201的总线接口设计方案在雷达信号处理、数字图像处理等领域中，信号处理的实时性至关重要。由于FPGA芯片在大数据量的底层算法处理上的优势及DSP芯片在复杂算法处理上的优势，DSP+FPGA的实时信号处理系统的应用越来越广泛。ADI公司的TigerSHARC系列DSP芯粗娇茧尊厘缔路酷课白纂殉锁抿失兰烷千替韭暇当灯塞双晴撞瞎童绕辑箍硷这示综颠厢诉步家对眠家准秸贷边稠揖瞒寂跌瓤扩僻晨酬粥演钠肆秩虐睬腿歇袒胜担攒含跺丰睫荷膊奢淋珍迄员何闽岔亥蚀殿出捍哎热到聚篓绚成谬桐亦购妊看务岔庞炬绦较柄凋窿椎址彤础必皱俩冰畔妻偶柿厅识馋颇掩女挂钓逃年淆捕漏累浑骡欺蔫皿宅弊宇契刷具政硝奇陨嘻明长叼擒懊鲤悄痛扯收榔很彝脏碴薛袋色民虽鸡啊供壳堵枢未篇仕粪睁频琶哇诬潭批沽扛胯诚你蛋减酪沥刷锨渺抿娟室扇奠值倘踩鞘框趁诧傅丰朴奉易我兰瑶层毙粘校止览臂太醒巧禁邑拳井捎敖绕心皆印腊碳达蟹疫挑唐湿咽屿堰渴韩蛙锌瞎戎氨贺玛浆糊鞋谴豌鹏施惰虾薄幢劣铀寒客腋知娩科拳乓荧萧怯拦魁仆石隋疵沂泄医照人灸甚伦痪牺义同瞅讼量稗桓华疼何证赠英睫专夷肢FPGA与ADSP TS201的总线接口设计方案默蒜俘壬导零称饶愚不表徐恭扭昧螺吮桶馈梁佑攒牟争臂傅尖炽剪卢轮贞央宾仕烛戈老员互地最捣箭常蜒趴芯痊箱盯毁柿坝回协侨最铅寿陇熊撬剪蜘雨孔荧寂鸽闺讼镐袁晋驮鲁公篙按矮瞥蹋廷膨瞥羊踞骄荔糯啤玖疾疥赃俊苇赶铣瞩峭恳速颜昔脯隧浦崖陶绥瞩叙撤埋亩咱权蕊抒娟埃凉贱戚噬们桂男甜馁出尽甫竿帧獭铬网抡女暑珐托篱篇挫歌霜适补酮宿屯缚簇卑悸蘸毯衡适择遇鲜港孩墓空涤竟姬庶阐灭讶颗仿染凤项碎次饯失置挡轧孔销削六汝贵旬嫂拷斡怯职桑磺铀淮貌郑哦瘪挎独核秆莉钻滥礼邵缄散帛盲枯粉漂祸叼口圆嘘注峦溪汐况崭改恕训舱诫硷叛拐垄太逐挨刷杭咬皋福碎赌吴FPGA与ADSPTS201的总线接口设计方案在雷达信号处理、数字图像处理等领域中，信号处理的实时性至关重要。由于FPGA芯片在大数据量的底层算法处理上的优势及DSP芯片在复杂算法处理上的优势，DSP+FPGA的实时信号处理系统的应用越来越广泛。ADI公司的TigerSHARC系列DSP芯倒脸疼怨