s波段频率合成器.doc

摘要频率源的性能在很大程度上影响了很多电子设备和系统的指标。而数字锁相源是实现高性能指标频率源的一种重要方法。在这样的背景下，本课题对低相位噪声微波锁相源的设计理论和工程实践进行了研究。本文采用锁相原理设计S波段频率合成器。首先对锁相环路的工作原理和基本组成部分进行了简单的介绍，然后介绍了噪声分析和所用器件。最后给出了鉴相器ADF4106，无源比例环路滤波器和压控振荡器SMV3460A构成的锁相频率合成器的方法和实验测试结果，实现了3.3G输出， -100dBc/Hz10KHz的低相噪。关键字：锁相环路，频率合成器，相位噪声ABSTRACTHigh performance frequency synthesizer is absolutely necessarily technique that ensure modern electronic system to achieve high performance, and Phase-locked technique is one of important technique to realize high performance frequency synthesizer. Therefore, the subject is to study the design theory and engineering realization of the low phase-noise phase locked source in microwave band.In this paper, a PLL frequency synthesizer working in S band and based on theory of phase lock is designed. At fist, we review the basic of phase lock loop and its constituent part, then introduce noise analysis and devices which were used. Finally we introduced the method that use phase detector ADF4106，inactive loop filter and voltage controller oscillator SMV3460A and provided the experimental test result of this low phase noise PLL frequency synthesizer with output of 3.3G, and phase noise of -100dBc/Hz10KHz.Key Words: phase lock loop, frequency synthesizer, phase noise目录第1章引言11.1 频率合成器概述1第2章锁相环的基本原理32.1 锁相环基本原理32.1.1 相位关系描述32.1.2 捕获过程52.1.3 锁定状态62.2 环路的组成72.2.1 鉴相器(PD)72.2.2 环路滤波器92.2.3 压控振荡器122.3 环路的线性化分析142.3.1 环路的动态方程142.3.2 一阶锁相环路的捕获、锁定与失锁152.3.3 锁相环的线性相位模型和传递函数182.4 锁相环的噪声分析192.4.1 相位噪声模型202.4.2 锁相环的噪声分析212.4.3 噪声的计算242.5 杂散及其产生的原因252.6 环路捕获性能262.7 环路的稳定性26第3章方案及指标分配293.1 设计方案293.2 鉴相器参数设置303.3 噪声的计算323.4 环路滤波的设计323.5 单片机设置343.6 MPLAB IDE软件363.7 压控振荡器373.8 稳压块393.9 总体方案结果40第4章测试结果424.1 S波段锁相源的实物照片如下图所示424.2 S波段取样锁相源的测试框图424.3 锁相源的测试结果42结束语44致谢47附录48附录一：程序48外文资料原文53外文资料译文61第1章 引言1.1 频率合成器概述将一个(或多个)基准频率变换为另一个(或多个)所需频率的技术称为“频率合成技术”，一般基准频率是非常精确的，其输出频率在一定范围内可选择，即频率合成器是一种高质量的信号源，是由一个基准频率产生许多频率输出的一种高质量信号发生器。频率合成技术是无线电电子学的重要组成部分，它在无线电技术的各个领域中都得到广泛地应用。最初，DeBellescize于1932年提出同步检波理论，首先发表了对锁相环路的描述，但并未引起普遍的重视。直到1947年，锁相环路才第一次应用于电视机接收机水平和垂直扫描的同步，从此，锁相环路开始得到了应用。如今在通信、雷达、导航、电子侦察、干扰和抗干扰、宇航、卫星通信、遥测遥控、广播、电视及现代测量仪器仪表中都有广泛的应用。随着各种新型频率合成方案的不断涌现，频率合成理论研究的不断深入，至今，频率合成技术从理论到实践已达到比较成熟和比较完善的阶段。频率合成技术已经发展了近五十年的时间，在这几十年的发展过程中，频率合成技术不断成熟，不断完善，尤其是近二十年来，随着集成技术的发展，频率合成技术在不断的发生变化。现在频率合成方式主要有直接式（DFS）、间接式（锁相式）、数字式（DDS）以及各种方式相结合的混合方式。直接式方式是频率合成发展的起点，其主要原理就是通过对频率的加、减、乘、除产生新的频率。直接式频综的特点就是频率切换速度快、相位噪声低、性能稳定可靠，但是这种合成方法在功耗、体积和杂散上存在相当大的局限。间接式频率合成都采用锁相环方式实现。它最大的优点是由于低通滤波器的作用而降低了杂散电平；与直接式合成器相比，它结构简单，体积小巧。但间接式频综与直接式相比转换时间较长。目前，锁相环中的各个器件集成度越来越高，各种频段压控振荡器经有集成的模块，许多频段已经有单片压控振荡器，各种分频器、倍频器、鉴频器、鉴相器都已经有集成块，许多公司都把各种控制电路、程序分频器、鉴相器等集成到一个集成块上。DDS是70年代初期美国J.Tierney,C.M.Radar,和B.Gold等人首先完成的，他们完成了直接数字式频综的理论基础，到1992年Burr-brown研制出500MHz12bit DAC，使得DDS输出频率高达100MHz。后来一批学者在此基础上完成了DDS技术的研究。DDS有两个明显的优势，频率的高分辨率和快捷变，但是DDS也有其致命的弱点就是它的输出杂散较大，最高输出频率受到限制。尽管如DDS技术的出现和进展对频率合成已经产生了巨大的影响。如采用DDS+PLL技术使得快捷变、低杂散的频综的实现变得更加简捷。目前，典型的锁相集成块有：Qualcomm公司的Q32系列、Peregrine公司的PE32系列、Motorola公司的MC145系列、富士通公司的MB1系列等,它们都包括脉冲整形电路、鉴频/鉴相电路、可编程分频电路、控制电路、锁定指示电路等，有些还包括晶振电路、压控振荡器电路等。这类集成电路的出现，给锁相式频综的研制带来很大方便，同时也大大促进了锁相式频率综合技术的发展。锁相环路是一个闭环相位控制系统。对它的研究需首先建立完整的数学模型，继而以模型为基础，分析它在各总工作状态下的性能指标，诸如跟踪、捕获、噪声的影响等等。随着现代无线通信事业的发展，移动通信、雷达、制导武器和电子对抗等系统对频率合成器提出了越来越高的要求，世界各国都非常重视频率合成器的发展，低相位噪声高纯频谱和高速捷变的频率合成器成为其发展的主要趋势。第2章 锁相环的基本原理2.1 锁相环基本原理锁相环路（PLL）是一个能跟踪输入信号相位的闭环负反馈自动控制系统，这个负反馈控制系统是由鉴相器（PD）、环路滤波器（LF）和电压控制振荡器（VCO）三个基本部件组成的，如图2-1所示。图2-1 锁相环的基本构成PLL的基本工作原理是PD把输入参考信号相位与VCO输出信号的相位进行比较，输出一个正比于两个输入信号相位差的电压加到环路滤波器(LF)上抑制噪声和高频分量后,再加到VCO上控制VCO输出频率的变化，使输入信号与VCO信号的相位差逐渐减小，最后达到动态锁定。2.1.1 相位关系描述设输入信号 （2-1）式中是输入信号的幅度； 是载波角频率； 是以载波相位为参考的瞬时相位。若输入信号是未调载波, 即为常数,是的初始相位；若输入信号是角调制信号(包括调频调相), 即为时间的函数。设输出信号 （2-2）式中是输出信号的幅度；是环内被控振荡器的自由振荡角频率,它是环路的一个重要参数；是以自由振荡的载波相位为参考的瞬时相位,在未受控制以前它是常数,在输入信号的控制之下, 即为时间的函数。图2-2 相位跟踪系统框图 图1-2(a)所示。从图上可以得到两个信号的瞬时相位之差 （2-3）前面已经说到,被控振荡器的自由振荡角频率是系统的一个重要参数,它的载波相位可以作为一个参考相位。这样一来,输入信号的瞬时相位可以改写为 （2-4） （2-5）为输入信号频率与环路自由振荡频率之差,称为环路的固有频差。 再令 （2-6）为输入信号以为参考的瞬时相位,因此,(2-4)式可以改写为 （2-7）同理,输出信号的瞬时相位可以改写为 （2-8） （2-9）式中也是以为参考的输出瞬时相位。利用(2-6)式和(2-9)式可表示输入和输出信号的相位。由于有了共同的参考,就很便于比较。将(2-6)式和(2-9)式代入(2-3)式,得到环路的瞬时相位差 （2-10）应用上述描述方法,矢量图可以画成图2-2(b)。系统的瞬时相差,瞬时频差 （2-11）图2-3 输入信号和输出信号的相位关系2.1.2 捕获过程从输入信号加到锁相环路的输入端开始,一直到环路达到锁定的全过程,称为捕获过程。一般情况,输入信号频率与被控振荡器自由振荡频率不同,即两者之差o0。若没有相位跟踪系统的作用,两信号之间相差 将随时间不断增长。图2-4 捕获过程中瞬时相差与瞬时频差的典型时间图 2.1.3 锁定状态捕获状态终了,环路的状态稳定在 （2-12）这就是同步状态的定义。下面讨论环路输入固定频率信号,即di(t)dt=0时的特殊情况。这是环路分析中经常遇到的一种情况。此时 式中i为常数,是输入信号的起始相位。而将此式代入输出信号表达式(2-2),得 由上可知,在输入固定频率信号的条件之下,环路进入同步状态后,输出信号与输入信号之间频差等于零,相差等于常数,即 （2-13）2.1.4 环路的基本性能要求如上所述,环路有两种基本的工作状态。其一是捕获过程。评价捕获过程性能有两个主要指标。一个是环路的捕获带p,即环路能通过捕获过程而进入同步状态所允许的最大固有频差。若op,环路就不能通过捕获进入同步状态。故 （2-14）另一个指标是捕获时间,它是环路由起始时刻到进入同步状态的时刻之间的时间间隔,即 （2-15）捕获时间的大小除决定于环路参数之外,还与起始状态有关。一般情况下输入起始频差越大, 也就越大。通常以起始频差等于,来计算最大捕获时间,并把它作为环路的性能指标之一。2.2 环路的组成2.2.1 鉴相器(PD)鉴相器(PD)是一个相位控制比较器，用来检测输入瞬时相位与反馈瞬时相位之间的相位差。而输出的误差电压是相位差的函数，即 （2-16）其中函数称为鉴相特性,由此可以看出鉴相器在锁相环中起误差敏感元件作用,常用的正弦鉴相器可用模拟乘法器与低通滤波器的串接作为模型，如图2-5()所示。 图2-5 正弦鉴相器模型设相乘器的相乘系数为单位为1/v，输入信号为与反馈信号经相乘作用 （2-17）再经过低通滤波器滤除2的成分后，得到误差电压 （2-18）令 为鉴相器的最大输出电压，则 （2-19）这就是正弦鉴相特性，如图2-6。图2-6 正弦鉴相器特性正弦鉴相器特性（2-19）式也就是鉴相器的数学模型，这个模型可以表示成为图2-6。鉴相器的鉴相电路是多种多样的，总的可以分为两大类：第一类是相乘器电路，它是输入信号波形和输出信号的波形的乘积进行平均，从而得到直流的误差输出，如上面的分析那样。第二类是序列电路，它的输出电压是输入信号经过零点与反馈电压过零点之间的时间差的函数。因此这类鉴相器的输出只与波形的边缘有关系，与其它是无关的。这类鉴相器适用于方波（也可以是正弦信号经过限幅得到）输入，通常用数字电路构成。对鉴相器的性能要求除了特性形状之外，鉴相器的斜率以及输出电压幅度也是很重要的。他直接影响环路的基本参数。此外，工作频率，输入、输出阻抗，寄生分量输出，门限等等也应达到一定的要求。2.2.2 环路滤波器环路滤波器具有低通的特性，它起到图2-2(a)中低通滤波器的作用，更重要的是它对环路参数的调整起到了决定性的作用。环路滤波器是一个线性的电路，在时域的分析中可以用一个传输算子F（p）来表示，其中p (=d/ dt)是微分算子；在频域分析中可以用传递函数F (s)来表示，其中s (a +j)是复频率；若s =j代入F (s)就得到它的频率响应F (j),故环路滤波器模型可以表示成为图2-7。 图2-7 环路滤波器的模型通常的环路滤波器有RC积分滤波器，无源积分滤波器和有源比例积分滤波器三种，现分别说明如下。2.2.2.1 RC积分滤波器RC积分滤波器是结构最简单的低通滤波器，电路结构如图2-8(a)，其传输算子 （2-20）式中=RC是时间常数，这是这种滤波器唯一可以调节的参数。令p =j并代入（2-20）式中，即可以得到滤波器的频率特性。 （2-21）画出对数频率特性，图2-8(b)。可见它是有低通的特性，且相位滞后。当频率很高时，幅度趋于零，相当于滞后接近于/2。图2-8 RC积分滤波器的组成与对数频率特性(a)组成；(b)频率特 性2.2.2.2、无源比例积分滤波器无源比例积分滤波器如图2-9(a)所示，它与RC积分滤波器相比，附加了一个与电容器串接的电阻,这样就增加了一个可调参数，它的传输算子为： （2-22）式中=(+)C , =C这是两个可以调节的独立参数，其频率响应为： (2-23)据此可以画出对数频率特性，如图2-9(b)所示。这也是一个低通滤波器，与RC滤波器不同的是，当频率很高时 (2-24)等于电压的分压比，这就是滤波器的比例作用。从相频特性曲线上看，当频率很高时有相位超前校正作用，这是由于相位超前因子引起的。这个相位超前作用对改善环路的稳定性是有作用的。 图2-9 无源比例积分滤波器的组成与对数频率特性(a)组成；(b)频率特性2.2.2.3有源比例积分滤波器有源比例积分滤波器由运算放大器组成，电路如图2-10(a)所示它的传输算子： (2-25)式中=(+A)C， =C，A是运算放大器的无反馈时候的电压增益。若运算放大器的增益A很高，则 (2-26)式中的负号表示滤波器输出和输入电压之间相位相反。假如环路原来工作在鉴相特性的正斜率处，那么加入有源比例积分滤波器后就自动地工作到鉴相特性的负斜率处，其负号与有源比例积分滤波器的负号相抵消。因此，这个负号对环路的工作没有影响，分析不与考虑。故传输算子可以近似为：A (2-27)式中=C。显然，A越大就越接近理想滤波器。此滤波器的频率响应为 (2-28)其对数频率特性见2-10（b）。可见它也具有低通特性和比例作用，相频特性具有超前校正。图2-10 有源比例积分滤波器组成与对数频率特性a)组成；(b)频率特性2.2.3 压控振荡器压控振荡器是一个电压-频率转换装置，在环中作为被控振荡器，它的振荡频率应随输入控制电压线性的变化，即变换关系： (2-29)式中是压控振荡器的瞬时角频率；为控制灵敏度或称增益系数，单位是rad /s V。实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围后控制灵敏度就会下降。图2-11(a)中的曲线为一条实际压控振荡器的控制特性，图中直的斜线符合(2-29)式的线性控制特性。由图可见，在以为中心的一个区域内，两者是吻合的，故在环路分析中我们就用(2-29)式作为压控振荡器的控制特性。 图2-11 (a)压控振荡器的控制特性 (b)压控振荡的模型由于压控振荡器的输出反馈到鉴相器上，对鉴相器输出误差电压起作用的不是其频率而是其相位 即改写成算子形式为： (2-30)压控振荡器的数值模型如图2-11(b)所示。从模型上看，压控振荡器具有一个积分因子，这是相位与角频率之间的积分关系形成的。锁相环中要求输出的是相位，因此这个积分作用是压控振荡器所固有的。正是因为这样，通常称压控振荡器是锁相环路中的固有积分环节。这个积分作用在电路中起着重要的作用。如上所述，压控振荡器应是一个具有线性控制特性的调频振荡器，对它的基本要求是：频率稳定度好（包括长期稳定度和短期稳定度）；控制灵敏度要求高；控制特性的线性度好；线性区域要宽等等。这些要求之间往往是矛盾的，设计中要折中考虑。2.3 环路的线性化分析2.3.1 环路的动态方程 假设环路中采用的是正弦鉴相器，则模型和方程都是线性化的，锁相环的线性化模型如图(2-12)所示：图2-12 锁相环路的相位模型按照上图，导出环路的动态方程： (2-31) (2-32)其中p (=d /dt)为微分算子。在把(2-32)代入(2-31)得到 (2-33)令环路的增益，式中是误差电压的最大值，他与的乘积显然是压控振荡器的最大频偏量。故环路增益应该具有频率的量纲，K的单位取决于所用的单位。的单位肯定是V。若的单位是rad /s V，则K的单位是rad /s，若的单位是Hz/V，则K的单位为Hz。将K代入式2-33得： (2-34)这就是锁相环动态方程的一般形式。动态方程(2-34)构成如下关系：瞬时频差固有频差控制频差在环路开始工作的瞬间，控制作用还未建立起来，控制频差等于零，因此环路的瞬时频差就等于输入的固有频差。在捕获过程中，控制作用逐渐增强，控制频差逐渐加大。因为固有频差是不变的(在输入固定频率条件下)，故瞬时频差逐渐减小。最后环路进入锁定状态，环路的控制作用已迫使振荡频率等于输入频率，即形成了，控制频差与输入的固有频差相抵消，最终环路的瞬时频差等于零，环路锁定。环路对固定频率信号锁定后，稳态频差等于零，稳态频差()为固定值。此时误差电压即为直流，他经过F(j0)的过滤作用之后所得到的控制电压也是直流。从方程(2-34)可以解出稳态相差 (2-35)2.3.2 一阶锁相环路的捕获、锁定与失锁最简单的锁相环路是没有滤波器的锁相环路,即F(p)=1 (2-36)将此式代入环路动态方程的一般形式(2-34)式得 (2-37)这是一个一阶非线性微分方程。故这种锁相环路也就称为一阶锁相环路。一阶环的动态方程(2-37)是可以解析求解的。但为了更便于理解它工作的物理过程,建立环路性能指标的基础概念,这里采用图解的方法。假设输入为固定频率,即且令 (2-38)是常数，再令 (2-39)是环路的瞬时频差,将(2-37)、(2-38)式代入(2-36)式后可得 (2-40)一oK时的捕获与锁定 由于 oK,该曲线应与横轴相交,图形如图2-13。状态向锁定点A靠拢的过程是渐近的。从理论上说,因为A点的 =0,真正到达A点所需的时间为无穷大。实际上只要接近A点到一定的范围之内,就可以认为环路达到了锁定状态。对于锁定状态的稳态相差,可令(2-40)式中的 为零来求得 (2-41) 图2-13 oK 时的失锁状态oK时的与关系曲线如图2-15所示。相轨迹不与横轴相交,平衡点消失,成为一条单方向运动的正弦曲线。不论初始状态处于相轨迹上的哪一点,状态都将按箭头所指方向沿相轨迹一直向右转移,环路无法锁定,处于失锁状态。在失锁状态时,环路瞬时相差无休止地增长,不断地进行周期跳越；瞬时频差则周期性地在oK的范围内摆动。图2-15 oK时的一阶环动态方程图解图1-16(c)中, 为控制频差, 为瞬时频差,而为固有频差。计算表明,它们之间的关系为 (2-42)图2-16 一阶环失锁状态的e(t)、Uc(t)、v(t)和的时间图三o=K时的临界状态o=K是一种临界情况。这时,轨迹正好与横轴相切,A点与B点重合为一点,如图1-18所示。这个点所对应的环路状态实际上是不稳定的,这种临界状态的出现有两种情况。 图2-17 o=K时一阶环动态方程图解o=K是能够维持环路锁定状态的最大固有频差,称为锁相环路的同步带,用符号H表示。就一阶环而言,显然=K (2-43)一阶环的捕获带 =K (2-44)一阶环的快捕带 =K (2-45)在数值上等于环路增益,即 (2-46) 2.3.3 锁相环的线性相位模型和传递函数t变化不大时，可以作近似。这样得到的模型为线性相位模型，如图2-12所示，可以求得锁相环的开环传递函数： (2-47)闭环后的传递函数为： (2-48)误差传递函数为： (2-49)他们三者之间的关系： (2-50) (2-51) (2-52) 二阶环经过线性化后，形成一个二阶线性系统，它据有二阶线性系统的一般特性，此外，二阶系统的响应在性质上可以是非振荡型和振荡型通常又用两个参数无阻尼振荡频率和阻尼系数来描述系统的响应。2.4 锁相环的噪声分析在通信系统中,频率合成器的相位噪声是影响设备性能的重要因素之一。由射频前端频率合成器的相位噪声引起的倒易混频会导致信噪比变差,在进行频率合成器设计时就要考虑使相位噪声达到电路指标,消除因相位噪声变差带来的影响。在频率源内部，噪声对振荡信号的频率和相位均会产生调制，使输出信号或相位产生起伏。我们把这种由于噪声调制造成的频率或相位的起伏称为频率稳定度，实为频率不稳定度。随着微波通训、卫星通信和现代雷达技术的发展，各种频率源的频率稳定度成为制约整个系统性能的决定因素。频率源的相位噪声测量和定标已经成为系统工程设计、频率参考源的设计、各种两端口频率处理和变换部件设计的重要依据。相位噪声的研究和测量已经成为微波和卫星通讯、雷达系统、电视、频率合成技术中的一个重要课题。在系统对晶体振荡器、压控振荡器、VCO集成振荡器等相位噪声的测量以及二端器件（例如倍频器、分频器、放大器、滤波器等）附加相位噪声的测量等均提出相位的相位噪声指标要求。相位噪声实际上是指频率的短期稳定度,由于相位噪声的存在,在频域中锁相源的输出信号的谱线就不是一条单根的直线,而是以调制边带的形式连续的分布在载波的两边造成频谱的扩展。见图2-18在时域中相位噪声表现为零交叉随机起伏。如图可见，相位噪声边带曲线是以为中心对称的，是双边的，为了研究问题的方便，一般只取一个边带，所以把这一边带称为单边带SSB相位噪声，通常是用来定义单边带相位噪声，美国国家标准局把定义为偏离载波频率 Hz在1Hz带宽内一个相位调制边带的功率与总的信号功率之比,即: (2-53)通常用相对于1Hz的对数表示也即我们常在文献资料中见到的。图2-18 相位噪声边带2.4.1 相位噪声模型在频率合成器中，噪声的来源是多方面的，既有外部噪声，也有电子电路中的内部噪声，这里仅考虑内部随机噪声的影响。相对于信号而言，任何一个内部噪声源均很微弱，产生的相位抖动也很小，因此可将锁相环路视作线性系统。把锁相环频率合成器各部件本身作为理想的无噪元件，将其产生的噪声等效为某一噪声电压（或相位）的输入，根据线性系统叠加原理，按噪声对环路作用的不同，可将频率合成器的相位噪声模型归结为如图2-14所示的三类。第一类是作用在参考分频器输入端的晶体振荡器等效相位噪声；第二类是作用在鉴相器输入端的等效相位噪声，包括鉴相器、可变分频器和参考分频器的触发噪声以及环路滤波器的各种有源和无源器件的等效噪声，此类噪声通常称为环路底噪声，在环路通带内，它具有白色频谱特性；第三类是作用在压控振荡器输出端的等效相位噪声，这主要是压控振荡器的内部噪声。在图2-14中，是晶振信号的相位，是参考信号的相位，是压控振荡器输出信号经可变分频器分频后输出的相位，是和的相位差，是频率合成器的输出相位。是鉴相器的灵敏度，是压控振荡器的灵敏度。此处，假设鉴相器使用的是电荷泵，低通滤波器起作用的阻抗函数以Z(s)表示。图2-19 频率合成器线性相位噪声模型由图2-19可得，频率合成器的输出相位噪声为： (2-54)式中，H(s)为低通型闭环传递因子，为锁相环路的误差传递因子，它是高通型滤波因子。由于H(s)呈低通特性，故输入相位噪声 和环路底噪声是低通型噪声。呈高通特性，故压控振荡器噪声为高通型噪声。由此可见，环路带宽的选择对高、低通型噪声均有影响。窄带环路有利于滤除输入噪声和环路底噪声，但不利于滤除压控振荡器的噪声。宽带环路的作用正好相反。因此，环路带宽过宽过窄都不合适。选择最佳的环路带宽，可以使总的输出相位噪声功率最小。2.4.2 锁相环的噪声分析锁相环无论工作在那种应用场合，都不可避免的要受噪声与干扰的作用。噪声与干扰的作用必然会增加环路捕获的困难，降低跟踪性能，使环路的输出相位产生随机的抖动，使频综的输出频谱不纯，短期频率稳定度变差。锁相环频率合成器主要由倍频器放大器、分频器、混频器、鉴相器、压控振荡器等基本电路组成,其中有的还包括辅助捕获电路,跳频控制电路和电子开关等。它们都不同程度的引入噪声到频率合成器中。将图2-1锁相环基本结构加以变形，就得到图2-15这是我们目前常用的锁相环结构。为了推导传递函数，有必要介绍一种近似，这就是连续时间近似。它将鉴相器输出的离散电流脉冲近似为与离散脉冲有相同平均值的连续信号，当比较频率与系统的环路带宽很接近时，这种近似会变得更粗略。首先定义以下两个传递函数图2-20 锁相环路基本结构的另一种形式 (2-55) (2-56)表2-1表明了不同的噪声源以及与之相乘的传递函数。换句话说，如果在表2-1中标的源中引入噪声源，那么相应的传递函数就会乘以这个噪声。注意到晶振有一个1/R因子相乘，鉴相器则有一个因子1/ 相乘。显然，鉴相器噪声、N分频器噪声、R分频器噪声和晶振噪声，其传递函数都包含一个共同的因子，这个因子就是因此,所有这些噪声源都被看作是带内噪声源,环路带宽和相位余量定义如下| | =1 （2-57）180- = （2-58）运用方程（2-57）和（2-58）的定义，以及G(s)在S域单调下降的事实可以得到 （2-59）然而VCO的噪声则用另一个不同的传递函数来乘 （2-60）表2-1不同噪声源相乘的传递函数上式这个传递函数可以被近似为 （2-61） 如图2-16a、b所示 图2-21 a与除VCO外的其它所有噪声源相乘的因子 b与VCO噪声相乘的传递函数 注意，环路带宽内，也就是时，VCO噪声起控制作用。如图2-16所示，如果环路带宽足够地宽，以至于能消除VCO的噪声，那么离载波很近的频偏处测得的相位噪声基本上是与环路带宽独立的。然而RMS（Root Mean Square均方根）相位误差更依赖于环路带宽，对于最小RMS相位误差的理论设计而言，这意味着设计时需使VCO在=处的噪声贡献等于其它噪声源在=处总的噪声贡献，该环路带宽的典型值是大约几千赫兹。如果VCO相对于PLL而言噪声更大，那么环路带宽要取大一点；如果PLL相对于VCO而言噪声更大，那么环路带宽则需要取小一点。 由以上分析知,环路对带内噪声源呈低通过滤,故希望将环路带宽越低越好,但环路对呈高通过滤，又希望环路越宽越好。为了兼顾这一对矛盾，能够使两种相位噪声都得到合理的抑制，可以选择环路带宽在两噪声源谱密度线的交叉点附近总是比较接近于最佳状态的，但是考虑晶振噪声要恶化20 log(N/ R)，所以实际带宽要略小一些，见图2-17。 图2-22 环路带宽的最佳选择2.4.3 噪声的计算从前面的方程我们看到，在环路带宽内VCO的噪声贡献应该很小。而带内噪声源则需要乘以N。既然这是噪声电压，那么噪声功率应该与成正比。因此通常会错误的认为相位噪声随20log(N)变化，这个理论本身没有错，但是它忽略了鉴相器噪声的影响。鉴相器也是PLL的一个重要的噪声源。以一个数字三态鉴频鉴相器为例，在比较频率较高时输出的相位噪声就更大。由此可看出鉴相器的相位噪声影响与比较频率有关且按10log(N)变化。为了更好的说明鉴相器噪声对整个PLL的噪声影响，下面先对相位噪声基底做一定义相位噪声基底相位噪声（用分析带宽表示）20log(N) （2-62）需特别强调的是上式定义的相位噪声基底是在一定比较频率下定义的，而相位噪声基底与比较频率与N成反比，且相位噪声基底是由鉴相器引起的噪声按10 log(N)恶化的。假设N增加10倍相位噪声基底将恶化20log(N)-10 log(N)=10 log(N) （2-63）由上可看出：如果N增加10倍，那么相噪就会恶化10Db，尽管晶体参考和VCO对带内相噪有影响，但是带内相噪主要还是由鉴相器的噪声决定的，为了粗略预测相噪。采用下面的公式相位噪声（Noise Floor）10log（）20log(N) （2-64）其中为鉴相频率，N为环路分频比，Noise Floor为鉴相器的噪声基底。目前，很多生产频率合成器芯片的公司都给出了芯片的1HZ归一化相噪基底或者利用式（2-64）、资料数据和图表进行反推可得到1HZ归一化相噪基底。2.5 杂散及其产生的原因杂散是与输出信号无关的频率输出，它的产生有各种原因，但是，最常见的是由参考信号引入的参考杂散、环路滤波器引入的杂散、鉴相器泄漏的杂散以及VCO引入的杂散。通常情况下，参考杂散是由于鉴相器的电荷泵泄漏或者失配引起的。所以，当鉴相频率或者环路滤波器改变时，杂散通常是不同的。在设计锁相环频率合成器时，必须考虑输出杂散的影响，分析其产生的原因，并尽量降低其影响。杂散增益是由VCO的增益、电荷泵增益以及环路滤波器的阻抗共同决定的。通常情况下，认为杂散偏离中心频率所对应Fspur的等于鉴相频率。当然，还存在其他的频率，比如鉴相频率的倍数，或者是鉴相频率的N分之一。除杂散增益外，杂散电平还受其他因素的影响，比如是泄漏杂散占主导作用还是失配杂散占主导作用。如果泄漏占主导作用，这是由电荷泵非工作状态引起的，很明显，这时要使用开环传递函数，而不是闭环传递函数。如果失配杂散占主导地位，在参考频率杂散处的开环传递函数和闭环传递函数几乎相同，为了简洁通常也使用开环传递函数。2.6 环路捕获性能在开机、换频和开环到闭环，一开始环路总是失锁的，因此环路需要经由失锁进入锁定的过程，通常把使环路进入锁定的过程称为捕获。在锁相环的应用中，存在相位捕获和频率捕获两个捕获过程。自捕获和辅助捕获：如果环路依靠自己的控制能力达到捕获锁定，称这种捕获过程为自捕获；若环路借助于辅助电路才能实现捕获锁定，则称这种捕获过程为辅助捕获。在固定频率输入下，视固有频差的大小，二阶环路有产生稳定的差拍状态和进入锁定两者可能性。保证环路必然进入锁定的最大固有频率差值，称为捕获带。由于二阶环的捕获过程包含频率捕获和相位捕获两个过程，通常又把保证环路只有相位捕获一个过程的最大固有频差值，称为快捕带。频率捕获所需的时间，称为频率捕获时间（或频率牵引时间）。相位捕获所需要的时间称为快捕时间(或相位捕获时间)。通常频率捕获时间总是远大于相位捕获时间的，所以一般所说的捕获时间，就是指频率捕获时间，而不考虑相位捕获时间的影响。依靠环路的自身捕获，捕获时间长，捕获带比较窄，另外还可能出现延滞、假锁等不可靠捕获的现象。为改善环路捕获性能，总希望捕获带越宽越好，捕获时间越短越好。为了加大环路的捕获带，应提高环路的增益K或者增加滤波器的带宽。为缩短环路的捕获时间，除用与前者相同的措施以外，还可设法减小作用到环路上的起始频差。但是加大环路增益或滤波器带宽往往与环路的滤波性能的要求相矛盾的。一般在设计环路时，总是优先考虑环路的滤波性能，而对捕获性能的要求，则采用一些辅助捕获的方法来得到满足。此外，为了有效地克服延滞与假锁，在环路中也往往要求加入辅助捕获装置。辅助频率捕获的主要方法有：（1）减小作用到环路上的起始频差使之快速落入快捕带内，达到快速锁定。属于这方面的有人工电调、辅助扫描、辅助鉴频和鉴频鉴相等几种方法；（2）使用两种不同的环路带宽和增益，捕获时使环路具有较宽的带宽或较高增益，锁定以后使环路带宽减小、增益降低，这就是所谓的变带宽和变增益法。2.7 环路的稳定性锁相环路是个负反馈系统，它存在是否稳定的问题。一个负反馈系统，如果开环增益大于1，同时开环相移有超过180 0，那么它就可能振荡起来，就是不稳定的。从闭环传输函数来看，假如至少有一个闭环极点位于s平面的右半平面，那么环路就是不稳定的。判断闭环极点是否右半平面的方法很多：知道闭环特征方程可以直接求解；知道了闭环特征方程系数可以用劳斯霍尔维茨代数准则；知道了传输函数的解析式以及开环零极点的位置可以用根轨迹法。 （2-65）开环增益达到0dB时的频率称为增益临界频率,用符号T表示；开环相移达到的频率称为相位临界频率,用符号K表示。假如环路是闭环稳定的,那么在开环相移达到之前,开环增益已小于1(0dB)，必有TK。临界 K=T。由图2-23可见，增益临界频率T处的相移约为-/2，环路相位余量大约等于/2。不难理解，相位超前校正因子的时间常数2越大，环路的稳定性越好。 图2-23 采用无源比例积分滤波器的二阶环的开环伯德图 第3章 方案及指标分配3.1 设计方案我们知道，锁相技术包括模拟锁相和数字锁相两种方式，通过对其优缺点进行综合比较，课题中采用了部分数字锁相方式，使用了AD公司生产的数字鉴相器ADF4106芯片。目前常用的锁相环路大多是单环，基本原理图如图2-12所示，其中，N都集成在鉴相器中。图2-12 锁相环路基本结构的另一种形式通过理论分析，初步设计出了锁相源的电路连接方案，如图3.1所示。从总体上来看，该锁相频率源固体电路主要包括以下五个部分：单片机控制部分、鉴相器，环路滤波，VCO，电源的稳压模块。另外还包括外加晶振等辅助器件。下面，将对每个主要部分的设计和实验调试进行详细的分析。图3-1 基本方案图锁相环路中，分频与鉴相部分采用了美国AD公司生产的ADF411x系列中的ADF4106芯片，该芯片由鉴相器和可编程控制分频器组成，可以通过编程来控制其分频比，从而可在参考频率一定的情况下，通过改变分频比来满足不同输出频率的需要。这就需要外加的单片机来控制，本设计中采用了Microchip公司生产的PIC16F676芯片。VCO采用Z-Communications公司的SMV3460A，稳压模块采用National semiconductor公司的LM317。3.2 鉴相器参数设置ADF4106主要由一个低噪声数字鉴相器（PDF）、一个精密电荷泵、一个可编程参考分频器、可编程A（6bit）及B（13bit）分频计数器和一个双模分频器（P/P+1）构成