数字系统及逻辑设计讲义第6章常用时序逻辑电路模块.doc

第6章 常用时序逻辑电路模块l 本章教学目的与要求熟练掌握几种常用MSI计数器（74LS90、74LS290、74LS163、74LS161、74LS192）的电路结构、逻辑符号、工作原理、使用方法和应用；熟练掌握常用MSI移位寄存器（74LS194）电路结构、逻辑符号、工作原理、使用方法和应用；能够灵活运用常用MSI时序逻辑模块去设计电路（此能力在电子技术课程设计中得以检验）。l 本章重点1、常用MSI计数器的电路结构、逻辑符号、工作原理、使用方法；2、常用MSI移位寄存器电路结构、逻辑符号、工作原理、使用方法；3、常用MSI时序逻辑模块的灵活应用。l 本章难点1、常用MSI计数器的电路结构、逻辑符号、工作原理、使用方法；2、常用MSI移位寄存器电路结构、逻辑符号、工作原理、使用方法； 3、常用MSI时序逻辑模块的灵活应用。l 教学方法本章主要讲述了几种常用MSI计数器（74LS90、74LS290、74LS163、74LS161、74LS192）的电路结构、逻辑符号、工作原理、使用方法和应用；常用MSI移位寄存器（74LS194）电路结构、逻辑符号、工作原理、使用方法和应用；常用MSI时序逻辑模块的灵活应用。共需6课时。本章采用讲授为主，自学为辅的教学方法。对重点内容，课堂上要讲解透彻，课下布置一定的作业，使学生加深对内容的理解并牢固掌握；对难点内容，通过讲例题加以分析，深入浅出，举一反三，理论联系实际，使学生能学会学懂，为以后进一步学习打下基础。l 授课内容6.1常用时序逻辑电路模块概述（1）计数器的分类：1.按进位模数来分：模2计数器 、非模2计数器。2.按计数脉冲输入方式分：同步计数器、异步计数器。3.按计数增减趋势分：递增计数器、递减计数器、双向计数器。4.按电路集成度分：小规模集成计数器、中规模集成计数器。部分常用MSI计数器的型号及基本特性，如表6.1所示。表6.1部分常用MSI计数器的型号及基本特性（2）移位寄存器的分类：部分常用MSI移位寄存器的型号及基本特性，如表6.2所示。表6.1部分常用MSI计数器的型号及基本特性6.2常用MSI计数器及其应用6.2.1 74LS290/74LS90(二五十进制异步加法计数器) 1、功能描述二-五-十进制异步加法计数器7490采用14引脚双列直插式封装，电源和地的引脚位置与大多数标准集成电路不同，第5脚为电源， 第10脚为地，使用时需要注意。与此类似的还有7491、 7492、 7493、7494、7496等芯片。 7490的电路结构、逻辑符号如图6.1所示。从电路结构可见，7490在其电路内部实际上分为二进制和五进制两部分，分开使用时，它是二进制计数器或五进制计数器；结合使用时，它是十进制计数器。在QD、QC、QB三个触发器构成的五进制计数器中，QD是最高位，QB是最低位。两个时钟脉冲输入信号CPA、CPB均为下降沿有效。图6.1 7490电路结构与逻辑符号(a) 电路结构； (b) 国标符号； (c) 惯用符号2、使用方法利用74LS90可以构成8421BCD计数器和5421BCD计数器，如图6.2所示。图6.2 7490构成十进制计数器(a) 8421BCD计数器； (b) 5421BCD计数器利用7490构成不超过十的任意进制计数器，图6.3为7490构成的八进制计数器。图6.3 7490构成八进制计数器 (a) 电路； (b) 工作波形3、级连扩展一般扩展方法使用7490的一般扩展方法是，先将7490接为10n进制计数器，然后遇M清0。尽量利用R01、R02端，不加或少加逻辑门。 例:用7490构成八十五进制计数器。 解:首先用两片7490构成一百进制计数器，然后遇85（十位为8，个位为5时）清0，电路如图6.4所示。图 6.4 7490构成八十五进制计数器该电路的基本工作过程为：一般情况下，右侧7490(个位)每来1个CP脉冲状态加1，满10向左侧7490(十位)进位。当左侧7490(十位)为8(QD=1)、 右侧7490(个位)为5(QDQCQBQA=0101)时，两片7490的R01、R02同时为1，两片7490的Q端立即同时清0，电路回到00状态。由于该计数器的有效计数状态为0084，所以是一个八十五进制加法计数器。 6.2.2 74LS163/74LS161(4位二进制同步可预置加法计数器) 1、功能描述图 6.5 74163的逻辑符号与功能表图6.6 74163的逻辑符号与功能表2、使用方法从功能表可见，74163具有同步清0、 同步置数、 同步计数和状态保持等功能，是一种功能比较全面的MSI同步计数器。 使用74163的复位和置数功能，可以方便地构成任意进制计数器。 1)反馈清0法构成M进制计数器因为74163是同步清0， 因此反馈识别门的连接关系与7490有所不同。7490是遇状态M立即清0，74163是遇状态“M-1”时下一个CP脉冲清0。当74163到达状态“M-1”时，反馈识别门输出0，但必须等到下一个CP脉冲到来时才能将计数器复位，因此状态“M-1”是稳定状态，计数器输出波形不会出现毛刺。 例：用74163构成10进制计数器。 解：M-1=10-1=9=(1001)2，QD、QA为1，因此，识别与非门输入端接QD和QA，输出端接。为了保证时计数器正常计数，、P、T等信号均应接逻辑1。电路连接如图6.7所示，工作波形如图6.8所示。图6.7 电路连接图 图6.8电路工作波形图2)反馈预置法构成M进制计数器使用74163的置数功能，可以灵活地构成各种进制的计数器。基本连接方式为：DCBA接计数器状态循环的第一个状态，识别与非门输入端接计数器状态循环的最后一个状态中“1” 所对应的触发器Q端，识别与非门输出端接74163的。如果计数器状态循环的最后一个状态是“15”，则直接将进位输出CO取反后接即可。为了保证时计数器正常计数，74163的其它控制端、P、T均应接逻辑1。例：用74163构成十进制计数器， 并画出其工作波形。 解：计数器状态循环采用前面10个状态，首状态为“0”， 末状态为“9”，因此，图6.9 电路连接图 图6.10电路工作波形图DCBA=0000，计数器电路如图6.9所示，工作波形如图6.10所示。在74系列计数器中，74161与74163最为接近。74161除了是异步复位外，其它与74163完全相同。而74160与74161的区别仅在于74160是十进制计数器，74161是十六进制计数器。同样，74162与74163的区别也仅在于74162是十进制计数器，而74163是十六进制计数器。因此，7416074163的使用方法几乎相同。3、级联扩展设预置数为Y，计数器模数为M， 级联的芯片数为k， 则三者之间的关系为 Y = 16k-M 例如，要构成模M=200的计数器，需要2片74163，预置数Y = 162 - 200 = 56 =(0011 1000)2即在图6.11电路中，左侧74163的DCBA接0011，右侧74163的DCBA接1000。图6.11 二二百五十进制程控计数器电路图6.11电路中，改变预置数Y就可以改变计数器的进制数。 用计算机输出数据来控制计数器的进制数最为方便，因此常把这类计数器称为程控计数器或程控分频器。 程控计数器的连接方法本质上相当于每个计数循环开始时给计数器置入一个基数，计M个CP脉冲后计数器就达到满量程(16k)，从而产生进位，使计数器重新开始新一轮计数。因此，必须注意，这种计数器真正使用的是16k个状态中后面M个状态构成的计数循环，其编码方式与一般计数器不同。 按照这种低位芯片的进位输出CO接相邻高位芯片的T控制端、最高位芯片的进位输出CO取反后接各个74163的控制端的连接方式，可以实现更多芯片的级联。 6.2.3 74LS192(同步十进制可逆计数器) 1、功能描述图6.12 74192逻辑符号与功能表(a) 国标符号； (b) 惯用符号； (c) 功能表2、使用方法74192有清0和置数功能，因此同样可以使用反馈清0法或反馈预置法来构成任意进制计数器。 1) 反馈清0法构成M进制计数器74192是异步清0，使用反馈清0法构成加法计数器的方法与7490相同，即遇M清0。构成减法计数器时，使用0和后面M-1个状态构成计数循环，遇10-M状态清0。 2) 反馈预置法构成M进制计数器因为是异步置数，74192不仅和异步清0一样会在波形上产生毛刺输出，而且在构成计数器时预置数与进制数的关系也与74163有所不同。以M进制加法计数器为例，使用前面M个状态构成计数器时，DCBA接计数循环的首状态，以末状态加1后的状态作为识别与非门的输入，与非门的输出接置数控制端。使用后面M个状态构成程控计数器时，预置数与进制数的关系变为：Y = 10k-M-1构成M进制减法计数器时，与用触发器构成任意进制计数器的方法类似，遇9置为M-1状态。例：用74192构成两种预置方式的八进制加法计数器。 解：使用前面8个状态时，首状态为(0000)2，末状态为(0111)2，(0111)2+1=(1000)2，因此, 置数CBA=(0000)2。使用后面8个状态时，预置数DCBA=10-8-1=1=(0001)2，。 用74192构成的两种八进制加法计数器电路如图6.13所示图 6.13 74192构成的两种八进制加法计数器(a) 使用前面8个状态； (b) 使用后面8个状态3、级联扩展用两片74192构成的一百进制可逆计数器电路如图6.14所示。其中X为加法/减法控制端，当X=0时，CPU=CP，CPD=1，计数器为一百进制加法计数器；当X=1时，CPU=1，CPD= CP，计数器为一百进制减法计数器。按照类似方式级联，可以构成10k进制的可逆计数器。采用反馈清0或反馈预置方法，可以方便地构成任意进制计数器。图 6.14 一百进制可逆计数器电路6.3常用MSI移位寄存器（74194）及其应用移位寄存器是一类应用很广的时序逻辑电路。移位寄存器除具有数据寄存器的功能外，还具有将数码移位的功能。所谓移位功能就是寄存器中所存数据，可以在移位时钟脉冲作用下逐次左移或右移。1、功能描述图6.15 74194逻辑符号与功能表 (a) 国标符号； (b) 惯用符号； (c) 功能表2、使用方法移位寄存器的使用方法非常简单，只要根据功能要求，按照功能表进行相应的电路连接即可。例如，74194需要工作于右移方式，根据功能表，将CP接移位时钟脉冲CP，接高电平，S1S0接01，SR接右移输入数据，即可实现数据右移功能。3、级联扩展移位寄存器的级联扩展也比计数器简单， 只要移位寄存器其接为相应的正常工作状态，且低位芯片的串行输出端接到高位芯片的串行输入端，即可实现级联扩展。4、移位寄存器的应用1. 实现数据格式的串/并和并/串变换用8位移位寄存器74198构成带有识别标志的7位串/并变换器和并/串变换器电路如图6.16所示。 图6.16 74198实现7位串/并和并/串转换电路图6.16(a)为7位串/并变换电路。开始工作时， 首先加一个负向启动脉冲将74198清0，使S1S0=11，74198工作于置数方式，第1个CP脉冲到来时并行置数，74198变为X00111111，其中X0为串行输入X的最低位。并行置数后，S1S0=01，74198工作于右移方式。 在接下来的第27个CP脉冲到来时，74198处于移位状态，X的另外6位依次移入74198中。在第7个CP脉冲作用后，0移入到QH，一方面，Z=1，向系统提供7位串行数据已经变换为并行数据的状态信息，请系统执行取数操作；另一方面，S1S0=11，下一个CP脉冲到来时再一次置数，开始新一轮的串/并变换。因此，此处置入的0是一个重要的识别标志。 图6.16(b)为7位并/串变换电路。 开始工作时， 首先加一个正向启动脉冲使S1S0=11，74198工作于置数方式，CP脉冲到来时并行置数，74198变为0 B6 B5 B4 B3 B2 B1 B0，其中B6 B5 B4 B3 B2 B1 B0为并行输入数据，同时串行输出B0。并行置数后，S1S0=01，74198工作于右移方式。在接下来的第27个CP脉冲到来时，74198处于移位状态，并行输入数据的另外6位B1、B2、B5、B6依次移入74198的QH中并串行输出。 在第7个CP脉冲作用后， 0移入到QH，与门因6个输入全为1而输出1，一方面，Z=1， 向系统提供7位并行数据已经变换为串行数据的状态信息， 请系统执行送数操作， 将下一组数据送到置数输入端； 另一方面，S1S0=11，在下一个CP脉冲到来时再一次置数，开始新一轮的并/串变换。因此， 此处置入的0也是一个重要的识别标志。2. 构成移位型计数器如果不限制编码类型，移位寄存器也可以用来构成计数器。 用移位寄存器构成的计数器称为移位型计数器。 移位型计数器有三种类型，它们分别是环形计数器(Ring Counter)、 扭环形计数器(Twisted Counter)和变形扭环形计数器。 (1) 环形计数器： 将移位寄存器的末级输出反馈连接到首级数据输入端构成的计数器称为环形计数器。n级移位寄存器可以构成模n(n进制)环形计数器。 (2) 扭环形计数器： 将移位寄存器的末级输出取反后反馈连接到首级数据输入端构成的计数器称为扭环形计数器。n级移位寄存器可以构成模2n的偶数进制扭环形计数器。 (3) 变形扭环形计数器： 将移位寄存器的最后两级输出“与非”后反馈连接到首级数据输入端构成的计数器称为变形扭环形计数器。 n级移位寄存器可以构成模2n-1的奇数进制变形