运动控制卡的设计学士学位论文.doc

山东科技大学学士学位论文 摘要摘要近年来,随着计算机技术、微电子技术和数控技术的发展,开放式数控系统已成为一个重要的发展方向。作为开放式数控系统的重要组成部分,运动控制卡的研究和开发也日渐受到重视。从发展趋势来看,基于CAN总线的,以CPLD和FPGA作为核心处理器的开放式运动控制器正成为主流。这类开放式运动控制器以CPLD或FPGA芯片作为运动控制器的核心处理器,以PC机作为信息处理平台,运动控制器以插卡形式嵌入PC机,也就是采用“PC+运动控制器”的模式,这样的模式将PC机的信息处理能力和开放式的特点与运动控制器的运动轨迹控制能力有机地结合在一起,具有信息处理能力强、开放程度高、运动轨迹控制准确、通用性好的特点。 本次设计了一种将CPLD控制应用于运动控制板卡设计的系统，该系统以MAX IIEPM570T14为核心。在设计中以输出两路脉冲波形为目的，其中一路波形滞后另一路90，并且能实现输出脉冲频率的可调节，从而控制步进电机的精确运转。设计中采用MAX IIEPM570T144作为控制器，以Verilog HDL作为设计语言，用Quartus仿真软件分别对分频模块、调频模块和滞后模块进行了仿真。关键字：运动控制板卡，步进电机，Verilog HDL，CPLD，FPGA，Quartus 山东科技大学学士学位论文 ABSTRACTABSTRACTIn recent years, with the development of computer technology, microelectronic technology and NC technology, open CNC system has become an important development direction. As part of the open CNC systems important component, motion control card research and development has been given more and more importance. From the point of development trend, based on the CAN bus, CPLD and FPGA as the core processor of the open motion controller is becoming the mainstream. This kind of open motion controller with CPLD or FPGA chip as the core processor of motion controller,with PC as the information processing platform, motion controller in embedded PC plug-in card form, also is the use of PC+ motion controller mode,this model will be PC machine information processing ability and open characteristics and motion controller for trajectory control ability organically together, with information processing ability, high degree of opening, motion trajectory control accuracy, good versatility. The graduation project designs a CPLD control applied in motion control card design system, the system uses MAX IIEPM570T14 as the core.The purpose of the design was to output two paths of pulse waveform, one waveform lag another90 degrees, and can realize the output pulse frequency adjustable. In this design uses the MAX IIEPM570T144 as the controller, using Verilog HDL as a design language, using Quartus simulation software for frequency division module, frequency modulation module and lag module simulation was carried out ，thus control precision stepper motor running. Keywords: motion control card, stemping motor, Verilog, CPLD, FPGA, Quartus山东科技大学学士学位论文 目录毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作 者 签 名： 日 期： 指导教师签名： 日期： 使用授权说明本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名： 日期： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名：日期： 年 月 日导师签名： 日期： 年 月 日注 意 事 项1.设计（论文）的内容包括：1）封面（按教务处制定的标准封面格式制作）2）原创性声明3）中文摘要（300字左右）、关键词4）外文摘要、关键词 5）目次页（附件不统一编入）6）论文主体部分：引言（或绪论）、正文、结论7）参考文献8）致谢9）附录（对论文支持必要时）2.论文字数要求：理工类设计（论文）正文字数不少于1万字（不包括图纸、程序清单等），文科类论文正文字数不少于1.2万字。3.附件包括：任务书、开题报告、外文译文、译文原文（复印件）。4.文字、图表要求：1）文字通顺，语言流畅，书写字迹工整，打印字体及大小符合要求，无错别字，不准请他人代写2）工程设计类题目的图纸，要求部分用尺规绘制，部分用计算机绘制，所有图纸应符合国家技术标准规范。图表整洁，布局合理，文字注释必须使用工程字书写，不准用徒手画3）毕业论文须用A4单面打印，论文50页以上的双面打印4）图表应绘制于无格子的页面上5）软件工程类课题应有程序清单，并提供电子文档5.装订顺序1）设计（论文）2）附件：按照任务书、开题报告、外文译文、译文原文（复印件）次序装订目录1 绪 论11.1 选题的背景和意义11.1.1 选题的背景11.1.2 国内外研究的现状31.1.3 应用及发展趋势81.2 研究的基本内容91.2.1 CPLD的设计91.2.2 外围电路的设计102CPLD介绍112.1 CPLD发展历程112.2 MAX II系列CPLD133 Verilog HDL介绍163.1 Verilog HDL的发展历史173.2 Verilog HDL的设计流程183.2.1 自顶向下设计的基本概念183.2.2 层次管理的基本概念193.2.3 具体模块的设计编译和仿真过程203.2.4 对应具体工艺器件的优化、映像和布局布线223.3 Verilog HDL的基本语法223.4Verilog的主要优点244总体设计思路284.1总体设计框图与设计思路284.2CPLD设计思路294.3外围电路的设计295运动控制卡电路的设计305.1 时钟电路305.2 电源电路315.3程序下载端口325.4 排针接口345.5 硬件原理图356 运动控制卡程序设计376.1 分频器模块程序设计386.2 调频模块程序设计396.3 滞后模块程序设计426.4 原理图输入法457Quartus II 软件仿真477.1 Quartus软件设计流程487.2 仿真分析497.2.1 分频模块的仿真507.2.2 调频模块的仿真517.2.3 滞后模块的仿真517.2.4综合设计仿真528 程序下载及现场调试578.1 Verilog HDL程序下载578.2 现场调试58参考文献62致谢64附录65附录1 外文文献65附录2 中文翻译78附录3 用MATLAB程序计算模糊控制查询表89附录4 交通灯定时控制的MATLAB程序92附录5 交通灯模糊控制的MATLAB程序93山东科技大学学士学位论文 基于MAXII控制的运动控制板卡的设计1 绪 论1.1 选题的背景和意义1.1.1 选题的背景运动控制卡是一种基于工业PC机、用于各种运动控制场合（包括位移、速度、加速度等）的上位控制单元。它的出现主要是因为：（1）新型数控系统的标准化、柔性、开放性等要求；（2）在各种工业设备（如包装机械、印刷机械等）、国防装备（如跟踪定位系统等）、智能医疗装置等设备的自动化控制系统研制和改造中，急需一个运动控制模块的硬件平台；（3）PC机在各种工业现场的广泛应用，也促使配备相应的控制卡以充分发挥PC机的强大功能。运动控制卡通常采用专业运动控制芯片或高速DSP作为运动控制核心，大多用于控制步进电机或伺服电机。一般的，运动控制卡与PC机构成主从时控制机构：PC机负责人机交互界面的管理和控制系统的实时监控等方面的工作（例如键盘和鼠标的管理、系统状态的显示、运动轨迹的规划、控制指令的发送、外部信号的监控等等）；控制卡完成运动控制的所有细节（包括脉冲和方向信号的输出、自动升降速、原点和限位等信号的检测等等）。运动控制卡都配有开放的函数库供用户在DOS或Windows系统平台下自行开发、构造所需的控制系统。因而这种结构开放的运动控制卡能够广泛地应用于制造业中设备自动化的各个领域。这种运动控制模式在国外自动化设备的控制系统中比较流行，运动控制卡也形成了一个独立的专门行业，具有代表性的产品有美国的PMAC、PARKER等运动控制卡。在国内相应的产品也已出现，如成都步进电机有限公司的DMC300系列卡已成功地应用于数控打孔机、汽车部件性能试验台等多种自动化设备上。近年来，随着工业PC机的快速发展，可靠性大为提高，软、硬件功能越来越成熟，而价格却大幅度降低，以工业PC机为核心的控制系统能够充分利用计算机技术发展的现有成果，柔性强，功能完善，因而这种系统在工业控制领域越来越广泛地应用。在机床控制领域，采用工业PC机，开发开放式、软件化的数控系统、加工中心、柔性制造系统等，已成为国际研究的热点，符合数控技术发展的最新潮流。同时，围绕工业PC机开发的实用功能扩展及其应用也越来越多，运动控制卡的产生便是其中一例。 在机电一体化领域中，运动控制卡的作用是控制执行机构（如步进电机或伺服电机）按照一定的速度和轨迹运行。在一些控制较为复杂、要求有人机对话的场合已经有了广泛的应用。 目前运动控制卡所应用的场合大多数为开环控制，即由运动控制卡所发出的控制信号，使被控机构实现期望的位置控制、速度控制、加速度控制，以及对这些被控运动参数的综合控制，而没有将最终机构的运动参数（比如实际位置、速度）反馈给控制卡。 在位置控制方面，由于传动机构加减速、滚珠丝杠等都有一定的传动间隙、变形等，造成目标位置的的误差，很难达到很高的定位精度。因此为了在机械加工过程中获得较高的加工精度，开发具有全闭环功能的运动控制卡，是摆在我们面前的重要课题。1.1.2 国内外研究的现状早期的运动控制卡主要是针对数控等行业的专用控制器，可以独立完成运动控制功能、工艺技术要求的其它功能，并且无需另外的处理器和操作系统支持。经过几十年的市场竞争，随着现代科学技术的进步，这种运动控制卡由于其自身的特性限制，如封闭式结构、控制软件的兼容性、容错性和缺少网络功能等，已不能满足现代工业和社会发展的需要。为此，1987年开放式运动控制系统开始兴起，首先是美国空军在美国政府的资助下提出了“开放系统体系结构标准规格（OSAOA）”，其后许多相关的研究计划在世界各国相继启动，其中影响较大的有美国的开放式模块化结构控制器OMAO（Open Modular Architecture Controller）、欧洲的OSAO（Open System Architecture for Control within Automation）和日本的OSEC（Open System Environment for Controller Architecture）等计划。再实施计划的同时，欧美等发达国家的公司也一直致力于研究开发开放式运动控制器。在美国，开放式运动控制器被誉为新一代的工业控制器，已经有超过200多家公司从事运动控制器软硬件产品的研发制造，运动控制器产品的年销售额已超过20亿美元，占有世界运动控制器市场份额80%以上，最著名的运动控制器制造商有Delta Tau、Galil、Aerotech、Tech80等，美国还专门成立了运动控制器工程师协会（AIME），由此不难看出运动控制器系统的重要性。在日本，开放式开放式运动控制器被认为是未来的第三次工业革命，并有预测其应用的普遍性将与目前广泛应用的PLC类似，代表的厂商有MAZAK公司和NOVA公司等。 美国Delta Tau Data System公司推出的PMAC系列伺服控制卡比较有代表性。PMAC-PC以Motorola公司的DSP56001为微处理器，主频20/30MHz，60/40微妙/拍的伺服更新率，36位位置范围（64千兆计数范围），16位DAC输出分辨率，10/15MHz编码计数率，每秒可处置多达500条程序，可以完成直线或圆弧插补，“S-曲线”加速和减速，三次轨迹计算、样条计算。利用DSP强大的运算功能实现1到8轴多拍实时伺服控制。实际上，PMAC-PC卡本身就是一个完整的计算机系统。依靠集成在卡上ROM中的程序，它能独立完成实时、多任务控制，而无需主机介入。从市场需求来看，以美国Delta Tau Data System公司的PMAC系列卡为例，在全球的销售量超过45000套，被用于数控机床、医疗器械、工业机器人等需要高精度位置控制领域。著名的哈伯特望远镜面就是由PMAC系列轴卡系统来控制研磨的。我国上海磁悬浮列车高架钢梁的设计，需要使用6轴控制卡进行加工。在国外，已有多种商品化的运动控制主板，较著名的有：Galil、CompuMotor、PMAC、FANUC、SIMENS、AB等系统，这些系统的共同点是： 1.均可在高级语言下直接编程； 2.均可在Windows平台下工作，可使用VB、VC等语言； 3.通过采用特殊的中断方式，一般都具有很好的实时性，并具有Windows系统的多任务型； 4.均为多轴联动系统，具有直线和圆弧插补功能； 5.均可进行位置及速度水平的控制，在启动和停止阶段具有加速度水平的控制，使系统具有较好的动态响应特征； 6.可对直、交流伺服电机及液压伺服马达进行控制。前三种是通用的多轴运动控制卡，而后三种为典型的数控系统，主要应用于数控机床。这几种系统都以实现了功能强大的开放化和柔性，其产品本身具有功能强大的开放式配套软件，这些软件提供给用户非常多的功能，用户可在短期内方便的通过二次开发出自己的产品，所以这种系统受到用户的欢迎。虽然国外的同类产品在性能方面具有许多优势，但他们也具有许多不足之处，主要表现在一下几方面： 1.价格昂贵，以Galil运动控制主板为例，一个八轴的Galil运动控制主板为4000美元，再加上一些其他辅助设施将达到5000美元左右； 2.对一般数控系统经常要求的限位功能没有过多考虑，主要原因是作为通用多轴控制器，是面向一般用户的（无论机器人，还是数控，一般运动时有一定限度范围的） 3.寻零功能有的还不完善在后两个不足之处主要是通用多轴运动控制卡才出现的。认真地研究了国外先进的Galil、ComputMotor及东芝系列等电机控制系统，可以发现这些控制系统均可适用于步进电机、交流伺服电机、直流伺服电机及液压伺服元件的运动控制，其控制精度高，工作可靠，具有优良的工作特性。其中，尤其值得推崇的是许多国外的这类系统都提供了高级语言的工作平台，用户可采用C+、VB和VISUALC+等对其驱动器直接进行编程控制。此外，他们大多都提供了共有16轴控制等不同规格的控制板以适应不同要求的情况。可使用其工作平台，很方便地对所设计的多轴系统进行智能运动控制，实现复杂的平面和空间运动及各种变速运动。借助于这样先进的控制系统，国外的许多设计者免除了国内设计者要花很大力气完成的底层设计工作。即提高了工作效率，又使所设计控制系统具有很好的通用性。早在“八五”期间，国内一些研究单位为实现特殊的需要，并从开发的难度、成本的高低等方面考虑，采用“PC机+运动控制卡”的方式，构建适合于需要的运动控制系统。如北京研究所的中华系列，沈阳计算所的“蓝天”系列，华中科技大学的“华中”系列等数控系统。这些系统采用模块化，嵌入式软、硬件结构，其中以华中I型较具有代表性，它采用工业PC机加控制卡的结构，运行在DOS平台上，具有较好的模块化、层次化特征和一定扩展性、伸缩性。但是这些系统中的运动控制卡都是有用在基于PC的系统中，并没有形成一种通用的、系列化应用于市场的产品。直至近年，固高科技（深圳）有限公司成立，这是国内（大陆地区）较早专业开发、生产开放式运动控制器产品的公司，并且目前已有一系列的运动控制器，如基于计算机标准总线运动控制器GT系列等，填补了国内相关行业的多项空白。此外，该公司以运动控制器为核心派生了众多面向行业应用的控制系统，形成了一定规模，其中2003年未研制成功的GH-800型控制卡是较先进的轴控制卡。GH-800运动控制器能够控制八个伺服轴或四个步进轴，并可实现伺服轴和步进轴的任意组合，控制信号的输出有多种形式，可为模拟量、脉冲或PWM。用户可通过控制器的扩展口实现最多达16轴的控制，但成本很高。 除固高公司外，还有其他众多公司开发生产的运动控制器，如深圳雷赛公司、摩信公司以及成都步进电机公司等。其中深圳摩信公司独立开发了基于网络技术的具有开放式结构高性能MCT8000系列运动控制器，控制器的CPU采用TI公司主频。和传统的运动控制器产品相比，所有摩信科技的产品都具有开放式结构，高速高精度，网际在线控制，多轴同步控制，可重构性，高集成度，高可靠性和安全性的卓越性能。MCT8000系列产品可广泛应用于半导体加工设备，工业机器人，数控机床，医疗设备， 纺织设备，印刷设备，自动化装配线，数据采集和处理，智能家电以及需要网际在线和无线漫游控制的各种场合。尽管目前国内已有一些较高的档的运动控制卡，但是与国外的运动控制卡相比还存在一定的差距，主要的缺陷有： 1)不支持目前比较先进的NURBS样条曲线插补控制，运压NURBS曲线插补可以进行三次以上的轨迹运算，从而提高运动的速度和精度。 2）控制系统的封闭性使它的扩充和修改极为有限，造成用户对供应商的依赖，并难以将自己的专门技术、经验集成于运动控制卡内。此外，专用的软硬件结构也限制了系统本身的持续开发，使系统的开发投资人，周期长、风险高，更新换代慢，不利于运动控制系统的发展和进步。1.1.3 应用及发展趋势运动控制技术日新月移，不论是ASIC或是DSP为核心的运动控制卡，均有其优越点。在高端应用上，对于控制的实时性要求会是一个新趋势，串行式的通信技术加上DSP的运动控制，程序运动控制的技术将可以让用户在精密机械的控制中，提升控制精度与效能，缩短往复运动的周期时间，进而增加机器设备的生产产能。1.2 研究的基本内容1.2.1 CPLD的设计 本设计的关键还是在于内部芯片程序的设计。由于EDA软件的功能日益强大，原来功能单一的软件，现在增加了很多新的用途。本次设计采用的是Altera公司的CPLD芯片，我们会利用Quartus II进行设计，其中采用文本编辑器，来进行Verilog HDL语言的设计。其中各个模块用Verilog HDL语言设计，然后用原理图设计法把各个模块组合起来，形成整个系统模块。 本设计共包含三个模块，即分频模块、调频模块、滞后模块，三个模块的主要功能如下： 1. 分频模块：把实验板上晶振频率（48MHz）分频到我们需要的频率,既400Hz，便于观察。 2. 调频模块：把分频模块的输出频率进行调节，主要是通过改变外部三个管脚的高低电平，来模拟外界的变化，输出我们所需要脉冲的频率，用以控制步进电机的运转，实现步进电机的速度可调。 3.滞后模块：目的是输出的一路脉冲滞后于另一路脉冲90。 另外，CPLD器件的选择也是一个关键。我们拟采用CPLD通用版来设计，这样的话，包括基准时钟在内的所有芯片外的东西，都需要外部接入来完成，因此对芯片结构的了解也是一个关键。1.2.2 外围电路的设计 外围电路都是一些最基本，最常见的模拟电路，因此使用时不会有太大的问题，但是有一些细节要注意，就是在一些电阻和电容的取值上，要仔细一些，使电阻和电容要匹配。外围电路的调试工作要配合芯片程序设计一起进行，这样才能轻松地输出所需要的理想脉冲。 2CPLD介绍 2.1 CPLD发展历程数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制，它们只能完成简单的数字逻辑功能。其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以， PLD能以乘积和的形式完成大量的组合逻辑功能。这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)， PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。 PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。 PLA器件既有现场可编程的，也有掩膜可编程的。 在PAL的基础上，又发展了一种通用阵列逻辑GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。它采用了EEPROM工艺，实现了电可按除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。 这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路。为了弥补这一缺陷，20世纪80年代中期。 Altera和Xilinx分别推出了类似于PAL结构的扩展型 CPLD(Complex Programmab1e Logic Dvice)和与标准门阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。 这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。2.2 MAX II系列CPLDMAX II 器件属于非易失、瞬时接通可编程逻辑系列，采用了业界突破性的 CPLD 体系结构。这种体系结构帮助您大大降低了系统功耗、体积和成本。低成本和低功耗的基础是结合了 Altera MAX II CPLD 所有优点的体系结构，这一体系结构同时利用了 Altera 在 FPGA 产品上的专业优势查找表 (LUT) 。基于 LUT 的体系结构提高了 I/O 焊盘受限空间的逻辑容量。MAX II CPLD 特性简介： 1.成本优化体系结构：基于极具突破性的新型CPLD架构，MAX II器件重新定义了CPLD的价值定位。传统意义上，CPLD由基于宏单元的逻辑阵列块（LAB）和特定的全局布线矩阵组成。对于基于宏单元的构架，随着逻辑密度的增加，布线区域呈指数性增长，因此当密度大于512宏单元时，该架构不具有高效的可升级性。在高密度应用环境下，基于查找表（LUT）的LAB和行、列布线模式具有更高的裸片尺寸/成本效率。由于MAX II CPLD基于LUT架构，达到了降低成本的目的，结合其即用性、非易失性和可再编程特性，使MAX II 系列成为有史以来成本最低的CPLD。 2.低功耗：Altera 的 MAX II CPLD 系列自从推出以来，在低功耗应用上大展身手，特别是新的零功耗 MAX IIZ ，它的动态功耗和待机功耗都是业界最低的。 Altera新的零功耗 MAX IIZ CPLD ，在 CPLD 业界实现了最低的静态和动态功耗。 Altera CPLD 能够帮助您提高性能，同时降低功耗。低功耗的需求不再仅限于消费类产品。 MAX IIZ CPLD的支持在同行业的工业温度范围-40，电源领导到100C。 即使在最苛刻的环境，MAX IIZ CPLD器件也可以使成为便携式应用。随着对支持高级功能、电池使用时间更长的小型低成本产品的需求增长，低功耗应用得到了迅速普及。 3.用户闪存：MAX II 器件提供 8 K bits 用户可访问 Flash 存储器，可用于片内串行或并行非易失存储。 4.实时在系统可编程 (ISP)：MAX II 器件支持用户在器件工作时对闪存配置进行更新。 5.I/O 能力：MAX II 器件支持多种单端 I/O 接口标准，例如 LVTTL 、 LVCMOS 和 PCI 。 6.并行 Flash 加载：MAX II 器件含有 JTAG 模块，可以利用并行 Flash 加载宏功能来配置非 JTAG 兼容器件，例如分立闪存器件等。 7.工业级温度支持：MAX II 器件支持工业级温度范围，从 -40 C 到 +100 C( 结温 ) ，用于各种工业和其他对温度敏感的领域。 8.扩展温度支持：MAX II 器件支持扩展级温度范围，从 -40 C 到 +125 C ( 结温 ) ，支持汽车和其他对温度敏感的应用。 MAX II器件提供的密度范围从240到2210个逻辑单元，最多达272个用户I/O管脚。本次设计核心模块CPLD采用Altera公司MAX II系列的EPM570T144芯片。该芯片共有144个管脚，内部240个逻辑单元，如图2.2所示，为该芯片的封装图即管脚功能。 图2.2 EPM570T144芯片的封装图及管脚功能 3 Verilog HDL介绍 本次设计所用的语言为Verilog HDL设计语言，Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准，Verilog HDL就是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，它是由GDA(Gateway Design Automation)公司的Phil Moorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功，从而使得Verilog HDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司，使得Verilog HDL成为了该公司的独家专利。1990年CADENCE公司公开发表了Verilog HDL,并成立LVI组织以促进Verilog HDL成为IEEE标准，即IEEE Standard 1364-1995.Verilog HDL的最大特点就是易学易用，如果有C语言的编程经验，可以在一个较短的时间内很快的学习和掌握，因而可以把Verilog HDL内容安排在与ASIC设计等相关课程内部进行讲授，由于HDL语言本身是专门面向硬件与系统设计的，这样的安排可以使学习者同时获得设计实际电路的经验。与之相比，VHDL的学习要困难一些。但Verilog HDL较自由的语法，也容易造成初学者犯一些错误，这一点要注意。3.1 Verilog HDL的发展历史1、1981年Gateway Automation(GDA)硬件描述语言公司成立。2、1983年该公司的Philip Moorby首创了Verilog HDL，Moorby后来成为Verilog HDL-XL的主要设计者和Cadence公司的第一合伙人。3、1984-1985年Moorby设计出第一个关于Verilog HDL的仿真器。4、1986年Moorby对Verilog HDL的发展又做出另一个巨大的贡献，提出了用于快速门级仿真的XL算法。5、随着Verilog HDL-XL的成功，Verilog HDL语言得到迅速发展。6、1987年Synonsys公司开始使用Verilog HDL行为语言作为综合工具的输入。7、1989年Cadence公司收购了Gateway公司，Verilog HDL成为Cadence公司的私有财产。8、1990年初Cadence公司把Verilog HDL和Verilog HDL-XL分开，并公开发布了Verilog HDL.随后成立的OVI（Open Verilog HDL International）组织负责Verilog HDL的发展，OVI由Verilog HDL的使用和CAE供应商组成，制定标准。9、1993年，几乎所有ASIC厂商都开始支持Verilog HDL，并且认为Verilog HDL-XL是最好的仿真器。同时，OVI推出2.0版本的Verilog HDL规范，IEEE接收将OVI的Verilog HDL2.0作为IEEE标准的提案。10、1995年12月，IEEE制定了Verilog HDL的标准IEEE1364-1995.任何新生事物的产生都有它的历史沿革，早期的硬件描述语言是以一种高级语言为基础，加上一些特殊的约定而产生的，目的是为了实现RTL级仿真，用以验证设计的正确性，而不必像在传统的手工设计过程中那样，必须等到完成样机后才能进行实测和调试。3.2 Verilog HDL的设计流程3.2.1 自顶向下设计的基本概念现代集成电路制造工艺技术的改进，使得在一个芯片上集成数十万乃至数百万个器件成为可能，但很难设想仅由一个设计师独立设计如此大规模的电路而不出错误。利用层次化、结构化的设计方法，一个完整的硬件设计任务首先由总工程师划分为若干个可操作的模块，编制出相应的模型，通过仿真加以验证后，再把这些模块分配给下一层的设计师。这就允许多个设计者同时设计一个硬件系统中的不同模块，其中每个设计者负责自己所承担的部分，而而由上层设计师对其下层设计者完成的设计用行为级上层模块进行验证。图3.2.1为自顶向下的示意图，以设计树的形式绘出。 图3.2.1TOPDOWN设计思想 自顶向下的设计是从系统级开始，把系统划分为基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接用EDA元件库中的元件来实现为止。对于设计开发整机电子产品的单位和个人来说，新产品的开发总是从系统级设计入手，进行方案的总体论证、功能描述、任务和指标的分配。随着系统变得复杂和庞大，特别需要在样机问世之前，对产品的全貌有一定的预见性。目前，EDA技术的发展使得设计师有可能实现自顶向下的设计。3.2.2 层次管理的基本概念 复杂数字逻辑电路和系统的层次化、结构化设计隐含着硬件设计方案的逐次分解。在设计过程中的任意层次，硬件至少有一种描述形式。硬件的描述特别是行为描述通常称为行为建模。在集成电路设计的每个层次，硬件可以分为一些模块，该层次的硬件结构由这些模块的互连描述，该层次的硬件行为由这些模块的行为描述。这些模块称为该层次的基本单元，而该层次的基本单元又由下一层次的基本单元互连而成，如此下去，完整的硬件设计就可以由图4.1.1所示的设计树描述。在这个设计树上，节点对应着该层次上基本单元的行为描述，树枝对应着基本单元的结构分解。在不同的层次都可以进行仿真以对设计思想进行验证。EDA工具提供了有效的手段来管理错综复杂的层次，即可以很方便地查看某一层次某一模块的源代码或电路图以改正仿真时发现的错误。3.2.3 具体模块的设计编译和仿真过程 在不同层次做具体模块的设计所用的方法有所不同。在高层次上往往需要编写一些行为级的模块，通过仿真加以验证，其主要目的是对系统性能的总体考虑和各模块的指标分配，并非具体电路的实现，因而综合及其以后的步骤往往不需进行。而当设计的层次比较接近最底层的时候，行为描述往往需要电路逻辑来实现，这时的模块不仅需要通过仿真加以验证，还需进行综合、优化、布线和后仿真。总之，具体电路是从底向上逐步实现的。EDA工具往往不仅支持HDL描述也支持电路图输入，有效地利用这两种方法是提高设计效率的办法之一。图3.2.3简要地说明了模块的编译和测试过程。 图3.2.3HDL设计流程图 从图3.2.3HDL设计流程图可以看出，模块设计流程主要有两大主要功能部分组成。（1）设计开发：即从编写设计文件综合布局布线投片生成这样一系列步骤。（2）设计验证：也就是进行各种仿真的一系列步骤，如果在仿真过程中发现问题就返回设计输入进行修改。3.2.4 对应具体工艺器件的优化、映像和布局布线 由于各种ASIC和FPGA器件的工艺各不相同，因而当用不同厂家的不同器件来实现已验证的逻辑网标时，需要不同的基本单元库与布线延迟模型与之对应才能进行准确的优化、映像和布局布线。基本单元库与布线延迟模型由熟悉本厂工艺的工程师提供，再由EDA厂商的工程师编入相应的处理程序，而逻辑电路设计师只需用一文件说明所用的工艺器件和约束条件，EDA工具就会自动地根据这一文件选择相应的库和模型进行准确的处理，从而大大提高设计效率。3.3 Verilog HDL的基本语法Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog HDL模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们所对应的模型类型共有以下五种：（1）系统级（system-level）：用高级语言结构实现设计模块外部性能的模型；（2）算法级（algorithem-level）：用高级语言结构实现设计算法的模型；（3）RTL级（Register Transfer Level）：描述数据在寄存器之间流动和任何处理这些数据的模型；（4）门级（gate-level）：描述逻辑门以及逻辑门之间连接的模型；（5）开关级（switch-level）：描述器件中三极管和储存节点以及他们之间连接的模型。一个复杂电路的完整Verilog HDL模型是由若干个Verilog HDL子模块构成的，每一个模块又可以有若干个子模块构成。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述及其复杂的大型设计。Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合与算法级和RTL级的模型设计。这种行为描述语言具有以下几种功能：（1）可描述顺序执行或并行执行的程序结构；（2）用延迟表达式或事件表达式来明确地控制过程的启动时间；（3）通过命名的事件来触发其它过程里的激活行为或停止行为；（4）提供了条件循环程序结构；（5）提供了可带参数且非零延续时间的任务程序结构；（6）提供了可定义新的操作符的函数结构；（7）提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能：（1）提供了一整套完整的组合型原语；（2）提供了双向通道和电阻器件的原语；（3）可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的语言来建立精确程度很高的信号模型。信号值可以有不同的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似于C语言的风格。其中有许多语句，如if语句、case语句等，和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，只要对Verilog HDL某些特殊方面着重加以理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。3.4Verilog的主要优点 下面列出的是Verilog硬件描述语言的主要优点： 基本逻辑门，例如a n d、o r和n a n d等都内置在语言中。 用户定义原语（ U D P）创建的灵活性。用户定义的原语既可以是组合逻辑原语，也可以是时序逻辑原语。 开关级基本结构模型，例如p m o s 和n m o s等也被内置在语言中。 提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查。 可采用三种不同方式或混合方式对设计建模。这些方式包括