80x86微处理器习题及答案PPT

第3章80 x86微处理器习题及答案,1.8086/8088微处理器习题2.8086/8088微处理器习题答案3.存储器管理习题4.存储器管理习题答案5.80386微处理器习题6.80386微处理器习题答案,1,1.8086/8088微处理器习题,1.微型计算机由哪几部分组成?2.按数据总线宽度，可把微处理器分成那几类?3.8086属于几位微处理器?它有几根数据线?几根地址线?寻址空间是多少?4.8088属于几位微处理器?它有几根数据线?几根地址线?寻址空间是多少?5.8086CPU功能结构由哪几部分组成?各部分的主要功能是什么?各部分又由什么组成?,2,6.8088与8086的主要不同点有哪些?7.80868088CPU的执行部件EU与总线接口部件BIU是如何协调工作的?8.80868088CPU的指令队列有何作用?9.80868088CPU系统有哪些寄存器可用来指示存储器的偏移地址?通常情况下如何使用这些寄存器?,3,10.请将左边的词汇和右边的说明联系起来，括号内填入所选的A，B，C，D。(1)CPU()A总线接口部件，实现执行部件所需要的所有总线操作。(2)存储器()B指示下一条要执行指令的偏移地址。(3)EU()C保存各逻辑段起始地址的寄存器，PC机有四个段寄存器CS，DS，SS，ES。(4)BIU()D取指令、分析并控制指令执行的部件。(5)堆栈()E唯一代表存储器空间中的每个字节单元的地址。(6)IP()F保存当前栈顶偏移地址的寄存器。(7)SP()G存储程序、数据信息的记忆装置，PC机有RAM和ROM两种。(8)段寄存器()H以后进先出方式工作的存储空间。(9)物理地址()I告诉CPU要执行的操作，在程序运行时执行。(10)指令()J执行部件，由算术逻辑单元(ALU)和寄存器等组成。11.一个存储单元的物理地址、段基址、偏移地址三者之间有何关系?12.简述80868088CPU的基本总线周期。,4,13.何为最小模式?何为最大模式?怎样设定最小最大模式?14.在8086最小系统中，完成地址锁存器与CPU的连接，并说明所涉及信号在各T状态的变化。15.在8086最小系统中，完成数据收发器与CPU的连接，并说明所涉及信号在各个T状态的变化情况。16.80868088CPU工作中执行的主要操作有哪些?17.复位期间，80868088内部寄存器的设置怎样?复位后，从什么位置开始执行指令?18.复位后CPU是否允许中断?怎样使CPU允许中断?,5,2.8086/8088微处理器习题答案1.微型计算机由微处理器、存储器、输入输出接口电路等组成。2.按数据总线宽度，微处理器可分为4位、8位、16位、32位、64位等。3.8086属于(16)位微处理器。它有(16)根数据线，(20)根地址线，寻址空间为220，即1MB。4.8088属于(准16)位微处理器。它有(8)根数据线，(20)根地址线，寻址空间为220，即1MB。5.8086的功能结构由两部分组成，一部分称为执行部件EU，另一部分称为总线接口部件BIU。执行部件负责指令的执行，总线接口部件负责CPU与存储器及IO端口间的数据传送。,6,执行部件由以下几部分组成：(1)四个通用寄存器，即AX，BX，CX，DX；(2)四个专用寄存器，即BP，SP，SI，D“(3)标志寄存器FR；(4)算术逻辑部件ALU。BIU由下列部件组成：(1)四个段寄存器，即CS16位代码段寄存器，DS16位数据段寄存器，ES16位附加段寄存器，SS16位堆栈段寄存器；,7,(2)16位指令指针寄存器IP；(3)20位地址加法器；(4)6字节指令队列。6.(1)结构不同；(2)存储器组织不同；(3)地址数据总线复用不同；(4)控制信号不同。8.有指令队列后，在执行部分执行指令的同时，总线接口部件就能从存储器向指令队列中取下一条指令，EU和BIU并行工作，从而提高了CPU的工作效率。,8,7.总线接口部件EU与执行部件B1U的协调工作过程如下(1)每当指令队列中有两个空字节(8088是一个空字节)时，BIU就会自动把下一指令取到指令队列中；(2)EU总是从指令队列的前部取指令，并且执行。与此同时，BIU按步骤(1)工作；在EU执行指令中，如果需要访问存储器或IO部件，而且B1U也允许，则会转入总线周期。(3)如果指令队列已满，而且BIU又没有总线访问的请求，则BIU进人空闲状态。(4)往指令队列中装入指令时，是按照指令在存储器中的排列顺序进行的。但执行转移、调用和返回指令时，下一条要执行的指令就不是存储器中紧接着的那条指令了。遇到这种情况，BIU先把指令队列中原内容清零，再从要执行的那条指令开始装入。,9,9.指示偏移地址的寄存器有BX，BP，SI，DI，SP，1P。BX：在寄存器间接寻址、寄存器相对寻址、基址变址寻址和相对基址变址寻址方式中，隐含的数据段是DS。BP：在寄存器间接寻址、寄存器相对寻址、基址变址寻址和相对基址变址寻址方式中，隐含的数据段是SS。SI：在寄存器间接寻址、寄存器相对寻址、基址变址寻址和相对基址变址寻址方式中，隐含的数据段是DS。在字符串操作时，SI作为源变址，隐含的数据段是DS。DI：在寄存器间接寻址、寄存器相对寻址、基址变址寻址和相对基址变址寻址方式中，隐含的数据段是DS。在字符串操作时，DI作为目的变址，隐含的数据段是ES。,10,SP：在堆栈操作中(PUSH，POP，CALL，RET等)使用，隐含的数据段是SS。IP：在取指令时使用，隐含的数据段是CS。一般用户在程序中不使用。10.(1)(D)；(2)(G)；(3)(J)；(4)(A)；(5)(H)；(6)(B)；(7)(F)；(8)(C)；(9)(E)；(10)(1)。,11,12.为了取指令或传送数据，就需要BIU执行一个总线周期。一个基本的总线周期由四个时钟周期组成，习惯上将它们称为四个T状态，即T1状态、T2状态、T3状态和T4状态。有时会出现等待状态Tw和空闲状态Ti。在各个T状态中，CPU完成的工作分别为：(1)在T1状态，CPU往地址数据复用总线上发地址信息。(2)在T2状态，从地址数据总线上撤销地址信息，并使地址数据总线的低16位成为高阻态，为传送数据信息做准备。与此同时，从地址数据总线的高4位输出状态信息。(3)在T3状态，地址数据总线的高4位继续输出状态信息，低16位(8088为低8位)用于传送数据信息。,12,(4)在有些情况下，存储器或外设不能及时地配合CPU传送数据。这时，它们可以向CPU请求，在T3周期之后插入一个或多个等待状态Tw。(5)在T4状态，总线周期结束。(6)只有在CPU与存储器或IO端口传送数据以及填充指令队列时，CPU才执行总线周期。如果一个总线周期之后，不立即执行下一个总线周期，那么系统总线就会处于空闲状态Ti，执行空闲周期。空闲周期可包括一个或几个时钟周期。这期间，高4位地址总线(ADl9S6-ADl6S3)上仍驱动着前一个总线周期的状态信息。如果前一个总线周期为写周期，那么CPU会在数据总线(ADl5-ADO)上继续驱动数据信息；如果前一个总线周期为读周期，那么数据总线(ADl5-ADO)处于高阻态。,13,13.80868088可在两种模式下工作，即最小模式和最大模式。在最小模式工作时，系统中只有8086(或8088)一个CPU，所有的总线控制信号由8086(或8088)自己产生。这种系统的总线控制逻辑电路最简单。在最大模式工作时，系统中有两个或两个以上CPU，8086(或8088)作为主处理器，其他CPU称为协处理器。在最大模式中，总线控制信号由总线控制器(如8288)产生。最小模式和最大模式通过80868088的引脚33(MNMX)来确定。引脚33接高电子，选择最小工作方式；引脚33接低电平，选择最大工作方式。,14,14.连接(见附图2.2)：,15,8086有20位地址线，BHE也需要锁存，共有21个信号需锁存。选用8282作为锁存器，每片8位，供需3片。8282的输入端DI与CPU的地址总线相连，输出端DO与系统总线的地址总线相连。8282的STB与CPU的ALE相连。如CPU不需出让总线，则8282的OE可直接接地。在总线周期的T1状态，ADl5ADO和A19/S6A16/S3均输出地址信息。BHE/S7作为BHE使用。ALE输出一个正脉冲，它的下降沿把地址信息打入锁存器；在其他T状态，以上引脚都改变了意义。但是，锁存器可提供系统有效的地址信息。,16,15.选用8286作为收发器，它有8位。8086有16根数据线，需要两片8286。,两片8286的16个A端与CPU的ADl5-AD0相连(见附图2.3)。CPU的DEN与8286的OE端相连，作为允许信号。CPU的DTR与8286的T相连，控制数据的传送方向。,(1)在T1状态，DT/R输出有效电平，表明目前是读(或写)周期。ADl5ADO输出地址信息。由于DEN无效，8286输出为高阻态。(2)在T2状态，地址信息消失，DEN变低电子，接通了CPU与系统数据总线的连接。(3)在T3状态，ADl5-ADO上出现有效数据。(4)在T4状态，CPU采样数据，DEN变高，数据存取结束。,17,16.80868088的主要操作有：(1)系统的复位和启动操作；(2)总线操作；(3)中断操作；(4)最小模式下的总线保持；(5)最大模式下的总线请求与保持。总线操作又分为最小模式下的总线读操作、最小模式下的总线写操作、最大模式下的总线读操作和最大模式下的总线写操作。,18,17.复位期间，80868088内部寄存器被置为如下初值：标志寄存器清零指令指针(IP)0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令队列空其他寄存器0000H由于CS的初值为FFFFH，IP的初值为0000H，所以复位后从FFFFOH开始执行程序。18.复位时标志寄存器的各位(包括IF)均被清零，所以复位后不允许中断。用指令(如STI)设置IF为“1”，可使CPU允许中断。,19,1.如果全局描述符表寄存器中的限长(limit)和基址(base)分别为0FFFH和00100000H，则描述符表的起始地址是多少？表按字节算有多大？表的结束地址是多少？该表能容纳多少个描述符？2.有一个描述符放在GDT的第9表项中，访问该描述符的请求特权级为2，写出访问该描述符的选择子。3.假设某选择子的内容为0032H。它指定哪个描述符表中第几个描述符?请求的特权级别是多少?,3.存储器管理习题,20,4.什么叫段选择子?段选择子存于何处?有什么作用?5.假设LDT的基址为00120000H，GDT的基址为00100000H。如果装入CS寄存器的选择子为1007H，那么请求特权级别是多少?是GDT还是LDT的段描述符?段描述符的地址是多少?,21,1.解：根据上述的分析及题目的已知条件得到：GDT起始地址GDT的基址00100000HGDT结束地址GDT的基址限长00100000H0FFFH00100FFFHGDT表的大小FFFH14096个字节每个描述符占8个字节，因而GDT容纳的描述符40968512个描述符2.解：根据题意：(1)描述符在全局描述符表中，所以TI0；(2)描述符在全局描述符表中的第9个表项，即索引为9，所以Index9100lB；(3)访问描述符的选择子的请求特权级为2，即RPL210B，所求选择子为：0000，0000，0100，1010B004AH,4.存储器管理习题答案,22,3.解：0032H0000，0000，0011，0010B；TI0：指示从全局描述符表GDT中读取描述符；Index6：描述符在描述符表中的序号为6(第6个表项)；RPL2：特权级为2。4.解：段选择子：在保护方式下，段选择子是一个指向操作系统定义的段信息的指针。段选择子存于16位的段寄存器中。段选择子的作用是通过16位段选择子获得其对应段的基地址。,23,5.解：将选择符用二进制表示，得到CS000100000000011lB。由此可知：RPL3：特权级为3；TI1：指示从局部描述符表LDT中读取描述符；Index0001000000000，由于描述符是8个字节，Index8得到描述符相对于表基址的偏移量，因而：偏移量0001000000000B8512840961000H段描述符的地址LDT的基址偏移量00120000H1000H00121000H,24,5.80386微处理器习题,1.80386CPU执行指令的速度为什么较8086，80286高?2.80386保护模式操作可提供的软件结构是什么?3.80386的段寄存器和8086的段寄存器有何不同?4.80386工作在实模式、虚拟8086模式和保护模式下，段的长度有何差异?,25,6.80386微处理器习题答案,1.80386CPU由三大部件组成：中央处理器CPU、总线接口部件BIU、存储器管理部件MMU。80386内部各个部件可独立并行操作，同一时间内即可对几条不同的指令并行操作，又可对一条指令的几个不同微操作(如指令预取、译码、执行、存储器管理和总线访问等)同时并行执行，这样便可使多条指令重叠执行，所以称这种方式为流水方式。这种方式使CPU执行指令的速度较8086，80286CPU有较大提高。2.如果设制成保护模式操作，80386就可以提供支持存储器管理、虚拟地址、分页、保护和多任务