常用组合逻辑电路(3线—8线译码器)_第1页
常用组合逻辑电路(3线—8线译码器)_第2页
常用组合逻辑电路(3线—8线译码器)_第3页
常用组合逻辑电路(3线—8线译码器)_第4页
常用组合逻辑电路(3线—8线译码器)_第5页
已阅读5页，还剩20页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

.,编码：将输入的每个高/低电平信号变成一个对应的二进制代码,内容回顾,.,状态信号输入端,代码输出端,选通输入端,选通输出端,（低电平有效）,（低电平有效）,扩展端,.,译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。,译码器,二进制译码器,二十进制译码器,显示译码器,4.3.2译码器,.,一、二进制译码器,二进制译码器有n个输入端(即n位二进制码)，2n个输出线。常见的译码器有24译码器、38译码器和416译码器。,二进制代码,高低电平信号,.,3位二进制译码器真值表,.,用二极管与门阵列组成的3线8线译码器,.,集成译码器实例：74HC138,低电平输出,附加控制端,.,.,集成译码器实例：74HC138,低电平输出,附加控制端,.,74HC138的功能表：,.,74HC138的功能表：,当S11，且S2S30时，译码器处于工作状态,.,74HC138可用作数据分配器,.,利用附加控制端进行扩展例：用74HC138（3线8线译码器）构成4线16线译码器,.,D3=1,D3=0,.,二、二-十进制译码器,二-十进制译码器的逻辑功能是将输入的BCD代码译成10个高、低电平输出信号。如74HC42,.,中规模集成电路是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。用中规模集成电路设计逻辑电路，可以减少连线、提高可靠性。,四、用译码器设计组合逻辑电路,任何一个逻辑函数都可以表示成最小项和的形式，而3-8译码器的输出对应于不同的最小项，因此，可用3-8译码器方便的实现任意3三变量逻辑函数。,.,例1：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：,.,解：先将要输出的逻辑函数化成最小项之和的形式，即,将要实现的输出逻辑函数的最小项之和的形式两次取反，即,.,由于74HC138的输出为,则用74HC138实现的电路如图,.,【例2】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。要求用74HC138和必要的门电路实现。,.,0,1,1,0,1,0,0,1,m1,m2,m4,m7,.,EWB仿真,.,例3试利用3线8线译码器74HC138及与非门实现全减器，设A为被减数，B为减数，CI为来自低位的借位，D为差，CO为向高位的借位。,0,0,1,1,1,1,1,0,0,1,0,0,0,0,1,1,.,步骤：,1、首先将逻辑函数表示成最小项和的形式。,2、将逻辑函数表示成3-8译码器的输出信号的形式。,3、画出电路图，注意译码
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论