EDA技术 项目1 编码器.ppt_第1页
EDA技术 项目1 编码器.ppt_第2页
EDA技术 项目1 编码器.ppt_第3页
EDA技术 项目1 编码器.ppt_第4页
EDA技术 项目1 编码器.ppt_第5页
已阅读5页，还剩5页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

一任务1：普通8_3编码器1任务分析用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。实现编码操作的电路称为编码器。编码器分为普通编码器和优先编码器。普通编码器任何时刻只允许一个输入有效。特点为“或”逻辑关系。,项目1编码器,普通8_3编码器真值表：其中输入8个互斥的信号，输出3位二进制代码,2任务实施使用VHDL顺序语句，完成普通8_3编码器的文本编辑：,LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYbianma_3ISPORT(i:INSTD_LOGIC_VECTOR(7DOWNTO0);y:OUTSTD_LOGIC_VECTOR(2DOWNTO0);ENDENTITYbianma_3;ARCHITECTUREONEOFbianma_3ISBEGIN,PROCESS(i)BEGINCASEiISWHEN00000001=yyyyyyyyy=ZZZ;ENDCASE;ENDPROCESS;ENDARCHITECTUREONE;,仿真测试,二任务2：8_3优先编码器1任务分析优先编码器允许多个输入信号同时有效。设计时所有输入信号已按优先顺序排队。其中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。以8_3优先编码器为例：设I7的优先级别最高，I6次之，依此类推，I0最低。,8_3优先编码器真值表,2任务实施使用VHDL顺序语句，完成8_3优先编码器的文本编辑:,LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYbianmaISPORT(i:INSTD_LOGIC_VECTOR(7DOWNTO0);y:OUTSTD_LOGIC_VECTOR(2DOWNTO0);ENDENTITYbianma;ARCHITECTUREONEOFbianmaISBEGIN,PROCESS(i)BEGINIFi(7)=1THENy=111;ELSIFi(6)=1THENy=110;ELSIFi(5)=1THENy=101;ELSIFi(4)=1THENy=100;ELSIFi(3)=1THENy=011;ELSIFi(2)=1THENy=010;ELSIFi(1)=1THENy=001;ELSIFi(0)=1THE
人人文库> 全部分类> 教育资料 > 幼儿教育

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论