数字电子技术题库

一、选择题1求逻辑函数的最简与或式（）YAB1ACD2函数FA,B,CABBCAC的最小项表达式为。AFA,B,CM（0，2，4）BA,B,CM（3，5，6，7）CFA,B,CM（0，2，3，4）DFA,B,CM（2，4，6，7）3求逻辑函数的最简与或式CBABCYABCD1BYY4求逻辑函数的最简与或式AABCDY1BAACB5求逻辑函数最简与012346891014,BCDMM或式（）ABCA6函数的最简与或式（）YB01ABCCD7逻辑函数，最少需要几个与非门可以实现此逻辑YAC（）A2B3C4D58逻辑函数约束条件的最简与或式（DBACD0BCD）ABC9逻辑函数的标准与或式为（）,YABC1,3570,357216MMCD10图中门电路为74系列TTL门。要求当VIVIH时，发光二极管D导通并发光，且发光二极管导通电流约为10MA，下列说法正确的是（）VIVCCDVIDRABRA两个电路都不能正常工作B两个电路都能正常工作C电路（A）可以正常工作D电路（B）可以正常工作1174HC00为CMOS与非门采用5V电源供电，输入端在下面哪种接法下属于逻辑0（）A输入端接地B输入端接高于36V电源C输入端悬空D输入端接同类与非门的输出高电平36V12下列说法正确的是（）A组合逻辑电路的输出不仅和该时刻的输入有关，还与电路原来的状态有关B常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器C组合逻辑电路可能发生竞争冒险D组合逻辑电路需要用状态方程来描述其逻辑功能13用8选1数据选择器实现函数，A2、A1、A0YACDBCD分别接A、B、C，下列选项正确的是4分AD054D23670B11CDDD054D23670148线3线优先编码器的输入为I0I7，当优先级别最高的I7有效时，其输出的值是（）。012YA111B010C000D10115十六路数据选择器的地址输入（选择控制）端有（）个。A16B2C4D816已知74LS138译码器的输入三个使能端（E31，E1E20）时，地址码A2A1A0011，则输出Y7Y0是。A11111101B10111111C11110111D1111111117设计一个全加器，选择哪个方案可以实现（）A编码器和必要的门电路B数值比较器和必要的门电路C二进制译码器和必要的门电路D7段显示译码器和必要的门电路18函数FABBC，使F1的输入ABC组合为AABC000BABC010CABC101DABC11019已知某电路的真值表如下，该电路的逻辑表达式为。ABCDCYAABYCBYABCYABCY0000100000111011010011010111111120下列选项中是8421BCD码的是A0101B1010C1100D111121逻辑函数的最简与或式是BACAA1BCADABC22欲对全班40个学生以二进制代码表示，至少需要二进制码的位数是A6B5C10D5323以下式子中不正确的是（）ABCDA1A1A24在数字电路中，稳态时三极管一般工作在状态。在图示电路中，若，则三极管T,此时0IUUOA开关，截止，37VB放大，截止，5VC开关，饱和，03VD开关，截止，5V25数字电路中的工作信号为。A脉冲信号B随时间连续变化的电信号C直流信号D模拟信号26下列等式不成立的是AABACBCABBCBABACABCCAABAD1BABA27最小项逻辑相邻项是（）DCABAABCDBCDDCC28下列逻辑门类型中，可以用（）一种类型门实现另三种基本运算。A与非门B非门C或门D与门29N个变量的最小项是。AN个变量的积项，它包含全部N个变量，每个变量可用原变量或非变量。BN个变量的和项，它包含全部N个变量，每个变量可用原变量或非变量。CN个变量的积项，它包含全部N个变量，每个变量仅为原变量。DN个变量的和项，它包含全部N个变量，每个变量仅为非变量。30三态门输出高阻状态时，是正确的说法。A用电压表测量指针不动B相当于悬空C电压不高不低D测量电阻指针不动31对于TTL与非门闲置输入端的处理，可以。A接电源B通过电阻3K接电源C接地D与有用输入端并联32CMOS数字集成电路与TTL数字集成电路相比突出的优点是。A微功耗B高速度C高抗干扰能力D电源范围宽33如果要将一组并行的输入数据转换为串行输出，则应采用哪种电路（）A计数器B编码器C数据选择器D数据分配器34三位二进制编码器输出与输入端的数量分别为（）A3个、2个B3个、8个C8个、3个D2个、3个35七段显示译码器，当译码器七个输出端状态是ABCDEFG0110011，高电平有效，输入一定为（）A0011B0110C0100D010136译码器驱动输出为低电平，则显示器应该选用（）A共阴极显示器B共阳极显示器C两者均可D不能确定37半加器的逻辑功能是（）A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加D、两个二进制数的和的一半38全加器的逻辑功能是（）A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加D、不带进位的两个二进制数相加39对于两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0），下面说法正确的是（）A、如果A3B3，则ABB、如果A3B3，则ABC、如果A0B0，则ABD、如果A0B0，则AB40实现多输入、单输出逻辑函数，应选（）A、编码器B、译码器C、数据选择器D、数据分配器41对于触发器和组合逻辑电路，以下（）的说法是正确的。A、两者都有记忆能力B、两者都无记忆能力C、只有组合逻辑电路有记忆能力D、只有触发器有记忆能力42CP有效期间，同步RS触发器的特性方程是（）。A、B、（RS0）C、D、NNQRS1NNQRS1NNRQS1（RS0）43CP有效期间，同步D触发器特性方程是（）。A、B、C、D、N1NN1NN1NN144对于JK触发器，输入J0、K1，CP脉冲作用后，触发器的应为（）。QA、0B、1C、可能是0，也可能是1D、与有关、N45JK触发器在CP脉冲作用下，若使，则输入信号应为（）。NQA、B、C、D、KJKQJ,KJ,0KJ46具有“置0”“置1”“保持”“翻转”功能的触发器叫（A）。A、JK触发器B、基本RS触发器C、同步D触发器D、同步RS触发器47仅具有“保持”“翻转”功能的触发器叫（）。A、JK触发器B、RS触发器C、D触发器D、T触发器48仅具有“翻转”功能的触发器叫（）。A、JK触发器B、RS触发器C、D触发器D、T触发器49时序逻辑电路中一定包含（）A、触发器B、编码器C、移位寄存器D、译码器50时序电路某一时刻的输出状态，与该时刻之前的输入信号（）A、有关B、无关C、有时有关，有时无关D、以上都不对51用N个触发器构成计数器，可得到的最大计数长度为（）A、B、C、D、N22NN252同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（）A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部状态有关53一位8421BCD计数器，至少需要（）个触发器。A、3B、4C、5D、1054经过有限个CP，可由任意一个无效状态进入有效状态的计数器是（）自启动的计数器。A、能B、不能C、不一定能D、以上都不对55寄存器在电路组成上的特点是（）A、有CP输入端，无数码输入端。B、有CP输入端和数码输入端。C、无CP输入端，有数码输入端。D、无CP输入端和数码输入端。56通常寄存器应具有（）功能。A、存数和取数B、清零和置数C、A和B都有D、只有存数、取数和清零，没有置数。57表示脉冲电压变化最大值的参数叫（）。A、脉冲幅度B、脉冲宽度C、脉冲前沿D、脉冲后沿58表示两个相邻脉冲重复出现的时间间隔的参数叫（）。A、脉冲周期B、脉冲宽度C、脉冲前沿D、脉冲后沿59集成555定时器的输出状态有（）A、0状态B、1状态C、0和1状态D、高阻态60多谐振荡器能产生（）A、正弦波B、矩形波C、三角波D、锯齿波61用555定时器构成的施密特触发器的回差电压可表示为（）TUA、B、C、D、DV21D31V3262施密特触发器常用于对脉冲波形的（）。A、计数B、寄存C、延时与定时D、整形与变换63图1为由或非门构成的基本SR锁存器，输入S、R的约束条件是。ASR0BSR1CSR0DSR111QQRG1G1G2G2QQRS图1图264图2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态，其应为。RSA00B01C10D11RSRSRS65电路如图所示。实现的电路是。AQNN1QQ1Q1AAAACPCPCPCPC1C1C1C11D1S1R1J1K1J1KQQQQABCD66电路如图所示。实现的电路是。NN1QQQQCPCPCPCPC1C1C1C11T1S1R1D1J1KAQQQQABCD67电路如图所示。输出端Q所得波形的频率为CP信号二分频的电路为。CPQ1CPCPQCPQ11JKJKD1ABCD68将D触发器改造成T触发器，如图所示电路中的虚线框内应是。CPQ1DC1TQA或非门B与非门C异或门D同或门69米利型时序逻辑电路的输出是。A只与输入有关B只与电路当前状态有关C与输入和电路当前状态均有关D与输入和电路当前状态均无关70摩尔型时序逻辑电路的输出是。A只与输入有关B只与电路当前状态有关C与输入和电路当前状态均有关D与输入和电路当前状态均无关二、填空题1模拟信号的特点是在幅度和时间上都是连续变化的。2数字信号的特点是在幅度和时间上都是不连续变化的。3数字电路主要研究输出与输入信号之间的对应逻辑关系。4用二进制数表示文字、符号等信息的过程称为编码_。527，166，10101。10210282102642，111100，11010111。74876D7最基本的三种逻辑运算是与、或、非。8逻辑等式三个规则分别是代入、对偶、反演。9逻辑函数化简的方法主要有公式化简法和卡诺图化简法。10逻辑函数常用的表示方法有真值表、表达式和卡诺图。11任何一个逻辑函数的真是表是唯一的，但是它的表达式可有不同的形式，逻辑函数的各种表示方法在本质上是一致或相同的，可以互换。12写出下面逻辑图所表示的逻辑函数Y（。CBAY13写出下面逻辑图所表示的逻辑函数Y）。CABY14半导体三极管作为开关元件时工作在饱和状态和截至状态。15与门电路和或门电路具有多个输入端和1个输出端。16非门电路是单端输入、单端输出的电路。17TTL门电路具有负载能力强、抗干扰能力强和转换速度快等优点。18OC门是一种特殊的TTL与非门，它的特点是输出端可以并联输出，即。19三态门除了高电平、低电平两个状态外，还有第三个状态，这第三个状态常称为高阻态。20根据逻辑功能的不同特点，逻辑电路可分为两大类组合逻辑电路和时序逻辑电路。21组合逻辑电路主要是由与、或和非三种基本逻辑门电路构成的。22只考虑加数和被加数，而不考虑低位进位的运算电路，称为半加器。23不仅考虑加数和被加数，而且考虑低位进位的运算电路，称为全加器。24译码是编码的逆过程。25数据选择器是在选择信号的作用下，从多个数据中选择某一数据或一个数据作为输出的组合逻辑电路。26从奇偶校验角度来说，数码1011011是奇码，1001011是偶码。27触发器具有2个稳定状态，在输入信号消失后，它能保持稳定状态。28在基本RS触发器暗中，输入端或能使触发器处于复位状态，输入端DR或能使触发器处于置位状态。DS29同步RS触发器状态的改变是与CP脉冲信号同步的。30在CP有效期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应产生多次变化，这种现象称为触发器的空翻。31同步D触发器的特性方程为）。DQN132主从触发器是一种能防止空翻现象的触发器。33在CP脉冲和输入信号作用下，JK触发器能够具有保持、置0、置1、和翻转的逻辑功能。34在CP脉冲有效期间，D触发器的次态方程D，JK触发器的次态方1N程）。1NQNQKJ35对于JK触发器，当CP脉冲有效期间，若JK0时，触发器状态保持；若时，触发器置0或置1；若JK1时，触发器状态翻转。J36对于JK触发器，若JK，则可完成触发器的逻辑功能。37对于JK触发器，若，则可完成触发器的逻辑功能。KJ38将D触发器的D端与端直接相连时，D触发器可转换成T触发器。Q39时序逻辑电路任何时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。40时序逻辑电路逻辑功能的表示方法有方程、状态转换真值表、状态转换图、和时序图四种。41用来记忆和统计输入CP脉冲个数的电路，称为计数器。42用以存放二进制代码的电路称为寄存器。43具有存放数码和使数码逐位右移或左移的电路称为移存器。44产生顺序脉冲信号的电路称为顺序脉冲发生器。45脉冲周期T表示两个相邻脉冲的时间间隔。46集成555定时器的TH端，端的电平分别大于和，定时器的TRDV321输出状态是低电平或0。47集成555定时器的TH端，端的电平分别小于和，定时器的TRDV321输出状态是高电平或1。48多谐振荡电路没有稳定状态，电路不停地在两个状态之间转换，因此又称无稳态触发器。49在触发脉冲作用下，单稳态触发器从稳态转换到暂稳态后，依靠自身电容的放电作用，又能回到稳态。50用555定时器构成的施密特触发器的回差电压可表示为）THTU。51用555定时器构成的施密特触发器的电源电压为15V时，其回差电压为TU5V。三、判断题1十进制数74转换为8421BCD码应当是。BCD842102二进制只可以用来表示数字，不可以用来表示文字和符号等。3十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。4若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。5证明两个函数是否相等，只要比较它们的真值表是否相同即可。6在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。7当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。8在全部输入是“0”的情况下，函数运算的结果是逻辑“0”。BAY9逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。10在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。11逻辑函数的卡诺图中，相邻最小项可以合并。12对任意一个最小项，只有一组变量取值使得它的值为113任意的两个最小项之积恒为0。14半导体二极管、三极管、MOS管在数字电路中均可以作为开关元件来使用。15与门、或门和非门都具有多个输入端和一个输出端。16在与门电路后面加上非门，就构成了与非门电路。17CMOS门电路的输入端在使用中不允许悬空。18任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。19组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。20型竞争冒险也称为1型竞争冒险。A21型竞争冒险也称为0型竞争冒险。223位二进制译码器应有3个输入端和8个输出端。233线8线译码电路是三八进制译码器。24十六路数据选择器的地址输入端有四个。25能将一个数据，根据需要传送到多个输出端的任何一个输出端的电路，称为数据选择器。26触发器有两个稳定状态，一个是现态，一个是次态。27触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。28同一逻辑功能的触发器，其电路结构一定相同。29仅具有反正功能的触发器是T触发器。30时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。31时序逻辑电路由存储电路和触发器两部分组成。32为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组成。33计数器能够记忆输入CP脉冲的最大数目，叫做这个计数器的长度，也称为计数器的“模”。34同步时序电路和异步时序电路的最主要区别是，前者没有CP脉冲，后者有CP脉冲。35同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。36时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等方法来描述，它们在本质上是相通的，可以互相转换。37当时序逻辑电路进入无效状态后，若能自动返回有效工作状态，该电路能自启动。38单稳态触发器只有一个稳定状态。39多谐振荡器有两个稳定状态。40暂稳态持续的时间是脉冲电路的主要参数，它与电路的阻容元件有关。41多谐振荡器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生矩形脉冲。42单稳态触发器和施密特触发器不能自动地产生矩形脉冲，但可以把其他形状的信号变换成矩形波。四、公式化简题1BAABL23ABCBL4CDDA56ABBL7DCBCDA8EE9ABBL10CA1112BADBL13CA14F五、卡诺图化简题115,40,9876,520,MDCBAY2F3132，4FA,B,C,DM0,4,5,6,8,9,10,13,155,1,3457,014MFABCD63298627M58BACBAY19DCD10MDCBAF12,084,114,396512M,13DCBAF1,0,821014DM5,73964,159,25316DMDCBAF1,410,810,1753,74,18DM723,96,19，114DCBAF20FA,B,C,DM4,5,6,13,14,15D8,9,10,12215,432,09,865,0,L2D22YA,B,C,DM1,9,12,14D3,4,5,6,7,11,13,1523YA,B,C,DM（2,4,6,7,12,15）D0,1,3,8,9,11六、分析题1组合电路如图所示，分析该电路的逻辑功能。写出逻辑表达式并化简，画出真值表。2分析如图所示的组合逻辑电路的功能。写出逻辑表达式并化简，画出真值表。3试分析如图所示的组合电路，要求写出输出逻辑表达式，并判断电路在哪些输入信号状态突变时可能输出险象，为使电路工作可靠，用增加冗余项的方法消除险象，并画出修正后的逻辑电路。4试分析图示组合逻辑电路，列出真值表，写出输出端的逻辑函数表达式，并化简，说明电路的功能。5下图是一个组合逻辑电路，试对其进行分析，要求写出输出X、Y的表达式并化简，列真值表，简述逻辑功能。ABC11XY6789分析图示电路的逻辑功能，写出驱动方程、状态方程，列出功能表，画出状态转换图。10分析图示组合逻辑电路的功能，要求写出与或逻辑表达式，列出其真值表，并说明电路的逻辑功能。1111ABCSCO11已知逻辑电路如图所示，试分析其逻辑功能。要求写出与或逻辑表达式，列出其真值表，并说明电路的逻辑功能。ABCFP1P2P3P412电路如图所示，图中均为2线4线译码器。（1）欲分别使译码器处于工作状态，对应的C、D应输入何种状态（填表P3121）；（2）试分析当译码器工作时，请对应A、B的状态写出的状态（填表130YP3122）；（3）说明图P314的逻辑功能。表P3141表P3142C、D应输入的状态处于工作状态的译码器CDAB10Y12Y130001101113Y21023Y1203Y23043Y2140Y0Y1Y2Y3Y0Y1Y2Y3Y0Y1Y2Y3Y0Y1Y2Y3A0A1SA0A1SA0A1SA0A1SY0Y1Y2Y3A0A1SBACD13写出如图所示电路的逻辑函数，并化简为最简与或表达式。74HC138100BACA0A1A2E1E2E3Y0Y1Y2Y3Y4Y5Y6Y7L14已知用8选1数据选择器74LS151构成的逻辑电路如图所示，请写出输出L的逻辑函数表达式，并将它化成最简与或表达式。74LS151A0A1A2D0D1D2D3D4D5D6D7EYYABC01F15下图所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数式。A0A1YQE4选1MUXD3D2D1D0P0A0A1YE4选1MUXD3D2D1D01MNZ116分析图示电路，要求（1）写出JK触发器的状态方程；（2）用X、Y、QN作变量，写出P和QN1的函数表达式；（3）列出真值表，说明电路完成何种逻辑功能。Q1J1KC1XY111PCP17试分析如图同步时序逻辑电路，并写出分析过程。FF21JC11KFF11JC11KFF01JC11KQ0Q1Q2CP18同步时序电路如图所示。（1）试分析图中虚线框电路，画出Q0、Q1、Q2波形，并说明虚线框内电路的逻辑功能。（2）若把电路中的Y输出和置零端连接在一起，试说明当X0X1X2为110时，DR整个电路的逻辑功能。1DR111YX0X1X2Q0FF01JC11KRQ1FF11JC11KRQ2FF21JC11KRCP19如图所示为由计数器和数据选择器构成的序列信号发生器，74161为四位二进制计数器，74LS151为8选1数据选择器。请问74161接成了几进制的计数器74LS1510A2A1A0ED0D1D2D3D4D5D6D7YL1111RDL74161Q0Q1Q2Q3D0D1D2D3EPETCOLDCPRD0000CP20试分析如图所示电路的逻辑功能。图中74LS160为十进制同步加法计数器，其功能如表所示。11CP1C74LS160（1）Q0Q1Q2Q3D0D1D2D3EPETCOLDCPRD74LS160（2）Q0Q1Q2Q3D0D1D2D3EPETCOLDCPRDCPDRLEPET工作状态0置零10预置数1101保持110保持（但CO0）1111计数21试分析如图所示时序电路的逻辑功能。T0Q0Q0ACP1TCTQ1Q11TCF0F1YG1G222试分析如图所示时序电路的逻辑功能。CPX1JC1K1JC1K1Q1“1”Q2YQ2Q1F1F223分析下图所示的同步时序电路。CP1DQ0Z1F0Z0Z2F2F1Q2Q1Q0Q2Q11D1DC1C1C1242526七、设计题1试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。24位无符号二进制数A（A3A2A1A0），请设计一个组合逻辑电路实现当0A8或12A15时，F输出1，否则，F输出0。3约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。4试设计一个全减器组合逻辑电路。全减器是可以计算三个数X、Y、BI的差，即DXYCI。当XYBI时，借位输出BO置位。5设计组合逻辑电路，将4位无符号二进制数转换成格雷码。6请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能（1）某一门开关接通，灯即亮，开关断，灯暗；（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗；（3）当三个门开关都接通时，灯亮。7设计一个能被2或3整除的逻辑电路，其中被除数A、B、C、D是8421BCD编码。规定能整除时，输出L为高电平，否则，输出L为低电平。要求用最少的与非门实现。（设0能被任何数整除）8如图所示为一工业用水容器示意图，图中虚线表示水位，A、B、C电极被水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用水面在A、B间，为正常状态，亮绿灯G；水面在B、C间或在A以上为异常状态，点亮黄灯Y；面在C以下为危险状态，点亮红灯R。要求写出设计过程。ABC9用一个8线3线优先编码器74HC148和一个3线8线译码器74HC138实现3位格雷码3位二进制的转换。10用二个4选1数据选择器实现函数L，允许使用反相器。BCEDFAECBDAECBL11一个组合逻辑电路有两个控制信号C1和C2，要求（1）C2C100时，F（2）C2C101时，（3）C2C110时，BA（4）C2C111时，试设计符合上述要求的逻辑电路（器件不限）12试用4选1数据选择器74LS153（1/2）和最少量的与非门实现逻辑函数。DBAF13用8选1数据选择器74LS151设计一个组合电路。该电路有3个输入A、B、C和一个工作模式控制变量M，当M0时，电路实现“意见一致”功能（A，B，C状态一致时输出为1，否则输出为0），而M1时，电路实现“多数表决”功能，即输出与A，B，C中多数的状态一致。14已知8选1数据选择器74LS151芯片的选择输入端A2的引脚折断，无法输入信号，但芯片内部功能完好。试问如何利用它来实现函数FA,B,CM1,2,4,7。要求写出实现过程，画出逻辑图。15用三片四位数值比较器74LS85实现两个12位二进制数比较。16用一片4位数值比较器74HC85和适量的门电路实现两个5位数值的比较。17试用四片一位全加器实现8位数据奇偶校验器。18试设计一个4输入、4输出逻辑电路。当控制信号C0时，输出状态与输入状态相反；C1时，输出状态与输入状态相同。可采用各种逻辑门电路来实现。19试用2输入与非门设计一个3数入的组合逻辑电路。当输入的二进制码小于3时输出为0，否则输出为120试设计一个4位奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1可采用各种逻辑功能门电路来实现。21某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用2输入与非门设计电路。22设计一个序列检测器，用来检测二进制序列。每当连续收到3个1（或3个以上1）时，该检测器输出为1，否则为0。23设计一个二进制数码串行加法器。24用T触发器作存储元件，设计一个两位二进制减1计数器。电路工作状态受输入信号X的控制。当X0时，电路状态不变；当X1时，在时钟脉冲作用下进行减1计数。计数器有一个输出Z，当产生借位时Z1，否则Z0。25用D触发器设计一个8421BCD码同步十进制加计数器。26设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据，其时序关系如下图所示。输出信号为Z；要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。27用D触发器设计状态变化满足下状态图的时序逻辑电路0/0/BCGDF0/0/0/0/1/1/1/1/01/01/00/EA1/28用上升沿D触发器和门电路设计一个带使能EN的上升沿D触发器，要求当EN0时，时钟脉冲加入后触发器也不转换；当EN1时，当时钟加入后触发器正常工作，注触发器只允许在上升沿转换。29试用D触发器设计一个同步五进制加法计数器，要求写出设计过程。30设计三相步进电机控制器工作在三相单双六拍正转方式，即在CP作用下控制三个线圈A、B、C按以下方式轮流通电。ACBCBABCA2Q1010011001001100110131图为一个米利型序列检测器的状态转换图。用D触发器实现该电路（S0、S1、S2的编码分别为00、01、11）Z/X0/01/01/00/01/10/0S0S1S232设计一个串行编码转换器，把一个8421BCD码转换成余3BCD码。输入序列（X）和输出序列均由最低有效位开始串行输入和输出。要求将串行编码转换器设计成米利型电路。8421BCD码余3BCD码000000110001010000100101001101100100011101011000011010010111