基于FPGA的信号发生器的设计6波形

草鱼草鱼草鱼郑州轻工业学院草鱼电子技术课程设计草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼题草鱼草鱼草鱼草鱼目草鱼草鱼_草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼_草鱼草鱼学生姓名草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼专业班级草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼学草鱼草鱼草鱼草鱼号草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼院草鱼（系）草鱼草鱼电气信息工程学院草鱼草鱼草鱼草鱼草鱼指导教师草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼完成时间草鱼草鱼草鱼2012年06月22日草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼郑州轻工业学院草鱼课草鱼程草鱼设草鱼计草鱼任草鱼务草鱼书草鱼草鱼题目草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼基于FPGA的信号发生器设计草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼专业、PORK班级草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼学号草鱼草鱼草鱼草鱼姓名草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼主要内容、PORK基本要求、PORK主要参考资料等PORK草鱼主要内容PORK草鱼要求学生使用硬件描述语言设计信号发生器的FPGA源程序，鲤鱼实现如下功能PORK设计智能信号发生器，鲤鱼要求实现正弦波、PORK方波、PORK三角波、PORK递增、PORK递减斜波和阶梯波六种波形。草鱼草鱼基本要求PORK草鱼掌握FPGA草鱼的程序设计方法。草鱼草鱼草鱼2、PORK掌握硬件描述语言语法。草鱼草鱼草鱼3、PORK程序设计完成后要求在软件中实现功能仿真。草鱼草鱼主要参考资料PORK草鱼1、PORK姜雪松,吴钰淳VHDL设计实例与仿真机械工业出版社,草鱼2007草鱼2、PORK黄志伟FPGA系统设计与实践M北京电子工业出版社,2005草鱼草鱼完草鱼草鱼成草鱼草鱼期草鱼草鱼限PORK草鱼草鱼20136212013625草鱼草鱼草鱼草鱼指导教师签名PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼课程负责人签名PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼2013年草鱼6月草鱼18日草鱼草鱼目草鱼草鱼录草鱼草鱼草鱼摘草鱼草鱼要I草鱼1草鱼题目分析1草鱼2草鱼方案选择2草鱼21草鱼波形函数发生方案对比选择2草鱼22草鱼波形函数输出控制方式选择2草鱼3草鱼系统细化框图4草鱼4草鱼各模块程序设计及仿真5草鱼41草鱼递增斜波模块5草鱼42草鱼递减斜波模块6草鱼43草鱼三角波模块7草鱼44草鱼阶梯波模块8草鱼45草鱼正弦波模块10草鱼46草鱼方波模块11草鱼47草鱼输出波形选择模块12草鱼5草鱼系统联调测试分析14草鱼6草鱼设计总结16草鱼参考文献17草鱼附草鱼草鱼录18草鱼基于FPGA的函数发生器设计I基于FPGA的函数发生器设计草鱼草鱼摘草鱼草鱼要草鱼草鱼随着基于CPLD的EDA技术的发展和应用领域的扩大与深入，鲤鱼EDA技术在电子信息、PORK通信、PORK自动控制及计算机等领域的重要性日益突出。草鱼作为一个学电子信息专业的学生，鲤鱼我们必须不断地去了解更多的新产品信息，鲤鱼这就更加要求我们对EDA有个全面的认识。草鱼信号发生器在我们的日常中有很重要的应用，鲤鱼用VHDL语言去实现设计将会使我们对本学科知识可以更好地掌握。草鱼函数发生器是一种多波形的信号源，鲤鱼它可以产生方波、PORK三角波、PORK锯齿波，鲤鱼甚至任意波形。草鱼本设计是一个基于VHDL的采用自顶向下设计方法实现的信号发生器，鲤鱼该设计方法具有外围电路简单，鲤鱼程序修改灵活和调试容易等特点，鲤鱼并通过计算机仿真和实验证明了设计的正确性。草鱼草鱼关键字草鱼草鱼FPGA草鱼VHDL草鱼函数发生器草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼基于FPGA的函数发生器设计11草鱼题目分析草鱼要求设计一个函数发生器，鲤鱼该函数发生器能够产生递增斜波、PORK递减斜波、PORK方波、PORK三角波、PORK正弦波、PORK及阶梯波，鲤鱼并且可以通过选择开关选择相应的波形输出；PORK系统具有复位的功能；PORK通过按键确定输出的波形及确定是否输出波形。草鱼FPGA是整个系统的核心，鲤鱼构成系统控制器，鲤鱼波形数据生成器，鲤鱼加法器，鲤鱼运算/译码等功能。草鱼草鱼通过以上分析设计要求完成的功能，鲤鱼确定函数发生器可由递增斜波产生模块、PORK递减斜波产生模块、PORK三角波产生模块、PORK阶梯波产生模块、PORK正弦波产生模块、PORK方波产生模块和输出波形选择模块组成，鲤鱼以及按键复位控制和时钟输入。草鱼由此可确定为PORK草鱼草鱼波形发生模块时钟CLK复位RESET波形输出选择模块草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼2草鱼方案选择草鱼21草鱼波形函数发生方案对比选择草鱼波形函数发生是本设计的最重要的部分，鲤鱼实现函数发生的途径也有很多，鲤鱼因此必须选择一种易于实现且精度高的方案，鲤鱼以此来提高本设计的实用性。草鱼草鱼方案一PORK通过单片机控制D/A，鲤鱼输出三种波形。草鱼此方案输出的波形不够稳定，鲤鱼抗干扰能力弱，鲤鱼不易调节，鲤鱼而且达不到题目要求的六种波形。草鱼草鱼方案二PORK使用传统的锁相频率合成方法。草鱼通过芯片IC145152，鲤鱼压控振荡器搭接的锁相环电路输出稳定性极好的正弦波，鲤鱼再利用过零比较器转换成方波，鲤鱼积分电路转换成三角波。草鱼此方案，鲤鱼电路复杂，鲤鱼干扰因素多，鲤鱼不易实现。草鱼草鱼方案三PORK利用MAX038芯片组成的电路输出波形。草鱼MAX038是精密高频波形产生电路，鲤鱼能够产生准确的三角波、PORK方波和正弦波三种周期性波形，鲤鱼但无法实现阶梯波和递增递减斜波的产生。草鱼草鱼方案四PORK利用在系统编程技术和FPGA芯片产生。草鱼用VHDL语言编写程序，鲤鱼调试成功后下载至实验装置的芯片上，鲤鱼再利用外接D/A转换电路实现以上设计功能。草鱼此种图11草鱼系统的总体原理框基于FPGA的函数发生器设计2方案完全可以生成设计要求的6种波形，鲤鱼而且通过软件仿真可以直观的观测的输出的波形参数，鲤鱼方便调试和更改波形参数，鲤鱼外围电路简单，鲤鱼减少器件损耗，鲤鱼精度高。草鱼草鱼基于方案四的外围电路简单容易实现、PORK波形产生精度高、PORK易于仿真观测调试的优点，鲤鱼因此本设计的函数发生器选择方案四完成波形发生的全部功能。草鱼草鱼22草鱼波形函数输出控制方式选择草鱼方案一PORK控制多路D/A开关输出方式草鱼此种方案为每一路输出的波形函数使用一路D/A转换后输出，鲤鱼通过控制开关控制每一路D/A是否工作，鲤鱼决定输出的波形。草鱼此种方案可以同时输出多路波形，鲤鱼但是需要路D/A转化器，鲤鱼外围电路复杂，鲤鱼制作成本较高而且控制复杂。草鱼草鱼方案二PORK采用数据选择器方式草鱼此种方案可以利用VHDL语言写出数据选择器，鲤鱼然后每种函数发生器的输出和数据选择器输入相连接，鲤鱼通过控制开关选择对应的波形输出。草鱼方案二完全可以得到方案一的设计要求，鲤鱼而且只需一个D/A转换器就可以。草鱼电路不需要外部搭建，鲤鱼节约成本且控制简单方便。草鱼在实验课时候已经完成8选1数据选择器的设计制作，鲤鱼因此本次设计可以直接调用。草鱼草鱼方案三PORK采用数据分配器方式草鱼此种方案利用数据分配器的功能，鲤鱼通过控制开关选择相应的函数发生器模块，鲤鱼使之产生相应的波形输出，鲤鱼并通过数据分配器的使能复位控制决定是否输出波形，鲤鱼此种方案和方案二很相似，鲤鱼也能够实现设计的功能也具有方案二的优点，鲤鱼。草鱼草鱼基于方案二的设计简便、PORK节约制作元件和成本、PORK控制简便等优点，鲤鱼选择方案二作为波形函数输出控制方式。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼3草鱼系统细化框图草鱼系统时钟输入后，鲤鱼通过复位开关选择是否产生波形，鲤鱼当各个模块产生相应的信号波形后，鲤鱼通过波形选择模块波形选择开关选泽输出不同的波形，鲤鱼再通过D/A转换器转换，鲤鱼就可以把数字信号（由FPGA输出）变成了相应模拟的信号波形。草鱼整个系统设计的核心就是FPGA部分。草鱼草鱼草鱼基于FPGA的函数发生器设计3波形选择模块递增斜波模块递减斜波模块三角波模块阶梯波模块正弦波模块方波模块时钟CLK复位RESET波形选择开关D/A转换器草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼4草鱼各模块程序设计及仿真草鱼41草鱼递增斜波模块草鱼递增斜波ICRS的VHDL程序如附录所示，鲤鱼其中CLK是输入时钟端口，鲤鱼RESET为输入复位端口，鲤鱼Q为八位二进制输出端口。草鱼草鱼草鱼草鱼草鱼草鱼草鱼图41草鱼1斜波框图草鱼图412草鱼递增斜波模块仿真图草鱼草鱼程序设计的当复位信号为0时,输出为0，鲤鱼无对应的波形产生。草鱼当复位信号为1时，鲤鱼每当检测到时钟上升沿时，鲤鱼计数器值加1，鲤鱼当增加到最大后清零。草鱼计数值增加呈现线性关系，鲤鱼因此输出的波形是递增的斜波。草鱼从仿真波形图也能看出这种变化规律。草鱼VHDL描述为PORK草鱼图3系统的最终整体的原理图基于FPGA的函数发生器设计4ARCHITECTURE草鱼BEHAVE草鱼OF草鱼ICRS草鱼IS草鱼BEGIN草鱼草鱼PROCESSCLK,RESET草鱼草鱼草鱼VARIABLE草鱼TMP草鱼STD_LOGIC_VECTOR7草鱼DOWNTO草鱼0PORK草鱼草鱼草鱼BEGIN草鱼IF草鱼RESET0草鱼THEN草鱼草鱼草鱼草鱼草鱼草鱼TMP草鱼“00000000“PORK复位信号清零草鱼ELSIF草鱼CLKEVENT草鱼AND草鱼CLK1草鱼THEN草鱼草鱼草鱼草鱼草鱼草鱼IF草鱼TMP“11111111“草鱼THEN草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼TMP“00000000“PORK递增到最大值清零草鱼草鱼草鱼草鱼草鱼草鱼ELSE草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼TMPTMP1PORK递增运算草鱼END草鱼IFPORK草鱼END草鱼IFPORK草鱼QQQQQQQNULLPORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼5草鱼系统联调测试分析草鱼通过以上各个模块的细化和分析，鲤鱼最终在QUARTUS草鱼中完成了整个系统的联合调试，鲤鱼并通过嵌入式逻辑分析的方法回读输出信号的波形符合设计的要求。草鱼草鱼51草鱼调试的结果分析PORK（复位信号RESET高电平，鲤鱼低电平为不输出）草鱼1第一次SEL选择值设为0，鲤鱼输出为递增波，鲤鱼从图中可以看出，鲤鱼输出的波形成线性递增，鲤鱼结果正确。草鱼草鱼草鱼（2）第二次SEL选择值设为1，鲤鱼输出为递减波，鲤鱼从图中可以看出，鲤鱼输出的波形成线性递减，鲤鱼结果正确。草鱼草鱼草鱼草鱼（3）第三次SEL的值设为2，鲤鱼输出为三角波，鲤鱼其仿真波形如下图所示，鲤鱼输出波形线基于FPGA的函数发生器设计12性增大到最大后，鲤鱼再线性减小。草鱼草鱼草鱼（4）第四次SEL的值设为3，鲤鱼其输出的波形是阶梯波，鲤鱼其仿真波形见下图，鲤鱼波形递增常数为16，鲤鱼结果正确。草鱼草鱼草鱼（5）第五次SEL的值设为4，鲤鱼其输出的波形是正弦波，鲤鱼从图中可以看出，鲤鱼输出的数据的变化规律是正弦规律。草鱼草鱼草鱼（6）第六次SEL的值设为5，鲤鱼其输出的波形是方波，鲤鱼从图中仿真的结果可以看出，鲤鱼输出的波形变化规律是按方波规律周期性变化的。草鱼草鱼草鱼（7）当设置为其他值时无波形输出草鱼草鱼草鱼草鱼草鱼草鱼草鱼6草鱼设计总结草鱼基于FPGA的函数发生器设计13本设计以函数信号发生器的功能为设计对象，鲤鱼运用EDA技术的设计方法，鲤鱼进行各种波形的输入设计、PORK设计处理和器件编程。草鱼在VHDL语言的编写中按照语言描述规范，鲤鱼实现了几种波形的软件设计和具体逻辑元件结构的硬件映射。草鱼结合FPGA的开发集成环境QUARTUS2软件，鲤鱼产生了函数信号发生器的各种信号，鲤鱼同时完成了时序和功能仿真，鲤鱼并在GW48CK型实验开发系统上实现的波形仿真。草鱼实验表明采用该方法能准确的产生三角波、PORK阶梯波、PORK正弦波等设计产生的波形，鲤鱼实现了信号发生器的功能。草鱼草鱼本设计的函数信号发生器在设计上由于设计时考虑的不够全面虽然完成了函数信号的产生，鲤鱼但不够完善。草鱼要做成完整实用的信号源还应考虑设计包含的功能有PORK草鱼用键盘输入编辑生成上述6种波形（同周期）的线性组合波形；PORK草鱼具有波形存储功能；PORK草鱼输出波形的频率范围可调，鲤鱼频率步进；PORK草鱼输出波形幅度可调，鲤鱼步进调整；PORK草鱼具有显示输出波形的类型、PORK重复频率（周期）和幅度的功能；PORK草鱼用键盘或其他输入装置产生任意波形；PORK草鱼波形占空比可调等。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼参考文献草鱼草鱼姜雪松,吴钰淳VHDL设计实例与仿真机械工业出版社,草鱼2007草鱼黄志伟FPGA系统设计与实践M北京电子工业出版社,2005草鱼潘松,黄继业EDA技术与实用教程（第三版）,科学出版社，鲤鱼2006草鱼褚振勇,翁木云FPGA设计及应用西安电子科技大学出版社，鲤鱼2002草鱼朱正伟EDA技术及应用清华大学出版社，鲤鱼2005草鱼林明权草鱼VHDL数字控制系统设计范例电子工业出版社,2003草鱼李辉PLD与数字系统设计西安电子科技大学出版社,20055草鱼王志鹏,付丽琴可编程逻辑器件开发技术MAXPLUS草鱼II北京国防工业出版社,20053草鱼王道先VHDL电路设计技术北京国防工业出版社,20041草鱼草鱼草鱼基于FPGA的函数发生器设计14附草鱼草鱼录草鱼草鱼递增波形源程序草鱼递增模块程序草鱼LIBRARY草鱼IEEEPORK草鱼草鱼USE草鱼IEEESTD_LOGIC_1164ALLPORK草鱼草鱼USE草鱼IEEESTD_LOGIC_UNSIGNEDALLPORK草鱼草鱼ENTITY草鱼ICRS草鱼IS草鱼草鱼草鱼PORTCLK,RESET草鱼IN草鱼STD_LOGICPORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼Q草鱼OUT草鱼STD_LOGIC_VECTOR7草鱼DOWNTO草鱼0PORK草鱼草鱼END草鱼ICRSPORK草鱼草鱼ARCHITECTURE草鱼BEHAVE草鱼OF草鱼ICRS草鱼IS草鱼BEGIN草鱼PROCESSCLK,RESET草鱼VARIABLE草鱼TMP草鱼草鱼STD_LOGIC_VECTOR7草鱼DOWNTO草鱼0PORK草鱼BEGIN草鱼IF草鱼RESET0草鱼THEN草鱼草鱼草鱼草鱼草鱼草鱼TMP草鱼“00000000“PORK复位信号清零草鱼ELSIF草鱼CLKEVENT草鱼AND草鱼CLK1草鱼THEN草鱼草鱼草鱼草鱼草鱼草鱼IF草鱼TMP“11111111“草鱼THEN草鱼草鱼草鱼草鱼草鱼TMP“00000000“PORK递增到最大值清零草鱼草鱼ELSE草鱼草鱼草鱼草鱼草鱼草鱼TMPTMP1PORK递增运算草鱼草鱼草鱼草鱼草鱼END草鱼IFPORK草鱼草鱼草鱼草鱼END草鱼IFPORK草鱼草鱼草鱼草鱼草鱼草鱼Q草鱼“NONE“,草鱼INIT_FILE草鱼草鱼“SIN_DATAMIF“,草鱼INTENDED_DEVICE_FAMILY草鱼草鱼“CYCLONE“,参数传递映射草鱼LPM_HINT草鱼草鱼“ENABLE_RUNTIME_MODNO“,草鱼LPM_TYPE草鱼草鱼“ALTSYNCRAM“,草鱼NUMWORDS_A草鱼草鱼64,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼数据数量64草鱼OPERATION_MODE草鱼草鱼“ROM“,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼LPM模式ROM草鱼OUTDATA_ACLR_A草鱼草鱼“NONE“,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼无异步地址清零草鱼OUTDATA_REG_A草鱼草鱼“UNREGISTERED“,草鱼草鱼输出无锁存草鱼WIDTHAD_A草鱼草鱼6,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼地址线宽度6草鱼WIDTH_A草鱼草鱼8,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼数据线宽度8草鱼WIDTH_BYTEENA_A草鱼草鱼1草鱼草鱼PORT草鱼MAP草鱼草鱼CLOCK0草鱼草鱼INCLOCK,