基于FPGA多功能数字钟设计

青岛科技大学本科毕业设计（论文）1前草鱼言草鱼现代的社会是一个信息产品广泛使用，鲤鱼产品的性能越来越强大，鲤鱼做工越来越精细，鲤鱼工艺越来越高，鲤鱼更新换代越来越迅速的社会。草鱼而支持电子信息产品高速发展的是不断提高的微电子制造工艺水平和不断发展的电子产品的设计开发技术。草鱼微细加工技术作为微电子的代表，鲤鱼而电子设计自动化则是后者的代表。草鱼草鱼本设计采用的VHDL是一种全方位的硬件描述语言，鲤鱼具有极强的描述能力，鲤鱼能支持系统行为级、PORK寄存器传输级和逻辑门级三个不同层次的设计，鲤鱼支持结构、PORK数据流、PORK行为三种描述形式的混合描述、PORK覆盖面广、PORK抽象能力强，鲤鱼因此在实际应用中越来越广泛。草鱼ASIC是专用的系统集成电路，鲤鱼是一种带有逻辑处理的加速处理器。草鱼而FPGA是特殊的ASIC芯片，鲤鱼与其他的ASIC芯片相比，鲤鱼它具有设计开发周期短、PORK设计制造成本低、PORK开发工具先进、PORK标准产品无需测试、PORK质量稳定以及可实时在线检测等优点。草鱼草鱼在控制系统中，鲤鱼键盘是常用的人机交换接口，鲤鱼当所设置的功能键或数字键按下的时候，鲤鱼系统应该完成该键所设置的功能。草鱼因此，鲤鱼键信息输入是与软件结构密切相关的过程。草鱼根据键盘的结构不同，鲤鱼采用不同的编码方法。草鱼但无论有无编码以及采用什么样的编码，鲤鱼最后都要转换成为相应的键值，鲤鱼以实现按键功能程序的转移。草鱼草鱼钟表的数字化给人们生产生活带来了极大的方便，鲤鱼而且大大地扩展了钟表原先的报时功能。草鱼诸如定时自动报警、PORK定时启闭电路、PORK定时开关烘箱、PORK通断动力设备，鲤鱼甚至各种定时电气的自动启用等，鲤鱼所有这些，鲤鱼都是以钟表数字化为基础的。草鱼因此，鲤鱼研究数字钟及扩大其应用，鲤鱼有着非常现实的意义。草鱼草鱼当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。草鱼它与传统的电子产品在设计上的显著区别于大量使用大规模可编程逻辑器件，鲤鱼使产品的性能提高，鲤鱼体积缩小，鲤鱼功耗降低。草鱼同时广泛运用现代计算机技术，鲤鱼提高产品的自动化程度和竞争力，鲤鱼缩短研发周期。草鱼EDA技术正是为了适应现代电子技术的要求，鲤鱼吸收众多学科最新科技成果而形成的一门新技术。草鱼草鱼美国ALTERA公司的可编程逻辑器件采用全新的结构和先进的技术，鲤鱼加上QUARTUS草鱼II开发环境，鲤鱼更具有高性能，鲤鱼开发周期短等特点，鲤鱼十分方便进行电子产品的开发和设计。草鱼草鱼EDA技术以大规模可编程逻辑器件为设计载体，鲤鱼以硬件描述语言为系统逻辑描述主要表达方式，鲤鱼以计算机大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，鲤鱼通过有关的开发软件，鲤鱼自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译，鲤鱼逻辑化简，鲤鱼逻辑分割，鲤鱼逻辑映射，鲤鱼编程下载等工作。草鱼最终形成集成电子系统或专用集成芯片的一门新技术。草鱼草鱼本设计利用VHDL硬件描述语言结合可编程逻辑器件进行的，鲤鱼并通过数码管动态显示计时结果。草鱼数字钟可以由各种技术实现，鲤鱼如单片机等。草鱼利用可编程逻辑器件具有其他方式没有的特点，鲤鱼它具有易学，鲤鱼方便，鲤鱼新颖，鲤鱼有趣，鲤鱼直观，鲤鱼设计与实验项目成功率高，鲤鱼理论基于FPGA的多功能数字钟设计2与实践结合紧密，鲤鱼体积小，鲤鱼容量大，鲤鱼I/O口丰富，鲤鱼易编程和加密等特点，鲤鱼并且它还具有开放的界面，鲤鱼丰富的设计库，鲤鱼模块化的工具以及LPM定制等优良性能，鲤鱼应用非常方便。草鱼因此，鲤鱼本设计采用可编程逻辑器件实现。草鱼草鱼现在是一个知识爆炸的新时代。草鱼新产品、PORK新技术层出不穷，鲤鱼电子技术的发展更是日新月异。草鱼可以毫不夸张的说，鲤鱼电子技术的应用无处不在，鲤鱼电子技术正在不断地改变我们的生活，鲤鱼改变着我们的世界。草鱼因此我们需要一个定时系统来提醒这些忙碌的人。草鱼数字化的钟表给人们带来了极大的方便。草鱼近些年，鲤鱼随着科技的发展和社会的进步，鲤鱼人们对数字钟的要求也越来越高，鲤鱼传统的时钟已不能满足人们的需求。草鱼多功能数字钟不管在性能还是在样式上都发生了质的变化，鲤鱼有电子闹钟、PORK数字闹钟等等。草鱼草鱼青岛科技大学本科毕业设计（论文）31草鱼草鱼FPGA简介草鱼11草鱼草鱼FPGA概述草鱼FPGA是现场可编程门阵列（FIELD草鱼PROGRAMMABLE草鱼GATE草鱼ARRAY）的简称，鲤鱼与之相应的CPLD是复杂可编程逻辑器件（COMPLEX草鱼PROGRAMMABLE草鱼LOGIC草鱼DEVICE）的简称，鲤鱼两者的功能基本相同，鲤鱼只是实现原理略有不同，鲤鱼所以有时可以忽略这两者的区别，鲤鱼统称为可编程逻辑器件或CPLD/FPGA。草鱼FPGA几乎能完成任何数字器件的功能，鲤鱼上至高性能CPU，鲤鱼下至简单的74电路。草鱼它如同一张白纸或是一堆积木，鲤鱼工程师可以通过传统的原理图输入或硬件描述语言自由的设计一个数字系统。草鱼通过软件仿真可以事先验证设计的正确性，鲤鱼在PCB完成以后，鲤鱼利用CPLD/FPGA的在线修改功能，鲤鱼随时修改设计而不必改动硬件电路。草鱼使用CPLA/FPGA开发数字电路，鲤鱼可以大大缩短设计时间，鲤鱼减少PCB面积，鲤鱼提高系统的可靠性。草鱼这些优点使得CPLA/FPGA技术在20世纪90年代以后得到飞速的发展，鲤鱼同时也大大推动了EDA软件和硬件描述语言HDL的进步。草鱼草鱼12草鱼草鱼FPGA基本结构草鱼FPGA具有掩膜可编程门阵列的通用结构，鲤鱼它由逻辑功能块排成阵列，鲤鱼并由可编程的互连资源连接这些逻辑功能块来实现不同的设计。草鱼草鱼FPGA一般由三种可编程电路和一个用于存放编程数据的静态存储器SRAM组成。草鱼这三种可编程电路是PORK可编程逻辑模块（CLBCONFIGURABLE草鱼LOGIC草鱼BLOCK）、PORK输入/输出模块（IOBI/O草鱼BLOCK）和互连资源（IRINTERCONNECT草鱼RESOURCE）。草鱼可编程逻辑模块CLB是实现逻辑功能的基本单元，鲤鱼它们通常规则的排列成一个阵列，鲤鱼散布于整个芯片；PORK可编程输入/输出模块（IOB）主要完成芯片上的逻辑与外部封装脚的接口，鲤鱼它通常排列在芯片的四周；PORK可编程互连资源包括各种长度的连接线段和一些可编程连接开关，鲤鱼它们将各个CLB之间或CLB、PORKIOB之间以及IOB之间连接起来，鲤鱼构成特定功能的电路。草鱼草鱼1CLB是FPGA的主要组成部分。草鱼图11是CLB基本结构框图，鲤鱼它主要由逻辑函数发生器、PORK触发器、PORK数据选择器等电路组成。草鱼CLB中3个逻辑函数发生器分别是G、PORKF和H，鲤鱼相应的输出是G、PORKF和H。草鱼G有4个输入变量G1、PORKG2、PORKG3和G4；PORKF也有4个输入变量F1、PORKF2、PORKF3和F4。草鱼这两个函数发生器是完全独立的，鲤鱼均可以实现4输入变量的任意组合逻辑函数。草鱼逻辑函数发生器H有3个输入信号；PORK前两个是函数发生器的输出G和F，鲤鱼而另一个输入信号是来自信号变换电路的输出H1。草鱼这个函数发生器能实现3输入变量的各种组合函数。草鱼这3个函数发生器结合起来，鲤鱼可实现多达9变量的逻辑函数。草鱼草鱼CLB中有许多不同规格的数据选择器（四选一、PORK二选一等），鲤鱼通过对CLB内部数据选择器的编程，鲤鱼逻辑函数发生器G、PORKF和H的输出可以连接到CLB输出端X或Y，鲤鱼并用来选择触发器的激励输入信号、PORK时钟有效边沿、PORK时钟使能信号以及输出信号。草鱼这些数据选择器的地址控制信号均由编程信息提供，鲤鱼从而实现所需的电路结构。草鱼草鱼基于FPGA的多功能数字钟设计4CLB中的逻辑函数发生器F和G均为查找表结构，鲤鱼其工作原理类似于ROM。草鱼F和G的输入等效于ROM的地址码，鲤鱼通过查找ROM中的地址表可以得到相应的组合逻辑函数输出。草鱼另一方面，鲤鱼逻辑函数发生器F和G还可以作为器件内高速RAM或小的可读写存储器使用，鲤鱼它由信号变换电路控制。草鱼草鱼2输入/输出模块IOB。草鱼IOB提供了器件引脚和内部逻辑阵列之间的连接。草鱼它主要由输入触发器、PORK输入缓冲器和输出触发/锁存器、PORK输出缓冲器组成。草鱼草鱼每个IOB控制一个引脚，鲤鱼它们可被配置为输入、PORK输出或双向I/O功能。草鱼当IOB控制的引脚被定义为输入时，鲤鱼通过该引脚的输入信号先送入输入缓冲器。草鱼缓冲器的输出分成两路PORK一路可以直接送到MUX，鲤鱼另一路经延时几纳秒（或者不延时）送到输入通路D触发器，鲤鱼再送到数据选择器。草鱼通过编程给数据选择器不同的控制信息，鲤鱼确定送至CLB阵列的I1和I2是来自输入缓冲器，鲤鱼还是来自触发器。草鱼当IOB控制的引脚被定义为输出时，鲤鱼CLB阵列的输出信号OUT也可以有两条传输途径PORK一条是直接经MUX送至输出缓冲器，鲤鱼另一条是先存入输出通路D触发器，鲤鱼再送至输出缓冲器。草鱼草鱼草鱼CLBCLBCLBCLBCLBCLBBCLBCLBCLBCLBCLBCLBCLBCLBCLBBCLBCLBCLB可编程开关矩输入输出模块互连资源图11草鱼CLB基本结构草鱼FIGURE草鱼11草鱼CLB草鱼BASAC草鱼STRUCTURE草鱼IOB输出端配有两只MOS管，鲤鱼它们的栅极均可编程，鲤鱼使MOS管导通或截止，鲤鱼分别经上拉电阻接通VCC、PORK地线或者不接通，鲤鱼用以改善输出波形和负载能力。草鱼草鱼3可编程互连资源IR。草鱼可编程互连资源IR可以将FPGA内部的CLB和CLB之间、PORKCLB和IOB之间连接起来，鲤鱼构成各种具有复杂功能的系统。草鱼IR主要由许多金属线段构成，鲤鱼这些金属线段带有可编程开关，鲤鱼通过自动布线实现各种电路的连接。草鱼草鱼草鱼草鱼青岛科技大学本科毕业设计（论文）513草鱼草鱼FPGA系统设计流程草鱼一般说来，鲤鱼一个比较大的完整的项目应该采用层次化的描述方法PORK分为几个较大的模块，鲤鱼定义好各功能模块之间的接口，鲤鱼然后各个模块再细分去具体实现，鲤鱼这就是TOP草鱼DOWN（自顶向下）的设计方法。草鱼目前这种高层次的设计方法已被广泛采用。草鱼高层次设计只是定义系统的行为特征，鲤鱼可以不涉及实现工艺，鲤鱼因此还可以在厂家综合库的支持下，鲤鱼利用综合优化工具将高层次描述转换成针对某种工艺优化的网络表，鲤鱼使工艺转化变得轻而易举。草鱼CPLD/FPGA系统设计的工作流程如图12所示。草鱼草鱼草鱼系统划分编译器代码级功能仿真综合器适配前时序仿真适配器CPLD/FPGA实现适配后仿真模型适配后时序仿真适配报告ASIC实现VHDL代码或图形方式输入仿真综合库器件编程文件图12草鱼CPLD/FPGA系统设计流程草鱼FIGURE12草鱼CPLD/FPGA草鱼SYSTEM草鱼DESIGN草鱼FLOW草鱼流程说明PORK草鱼1工程师按照“自顶向下”的设计方法进行系统划分。草鱼草鱼2输入VHDL代码，鲤鱼这是设计中最为普遍的输入方式。草鱼此外，鲤鱼还可以采用图形输入方式（框图、PORK状态图等），鲤鱼这种输入方式具有直观、PORK容易理解的优点。草鱼草鱼3将以上的设计输入编译成标准的VHDL文件。草鱼草鱼4进行代码级的功能仿真，鲤鱼主要是检验系统功能设计的正确性。草鱼这一步骤适用于大型设计，鲤鱼因为对于大型设计来说，鲤鱼在综合前对源代码仿真，鲤鱼就可以大大减少设计重复的次数和时间。草鱼一般情况下，鲤鱼这一仿真步骤可略去。草鱼草鱼基于FPGA的多功能数字钟设计65利用综合器对VHDL源代码进行综合优化处理，鲤鱼生成门级描述的网络表文件，鲤鱼这是将高层次描述转化为硬件电路的关键步骤。草鱼综合优化是针对ASIC芯片供应商的某一产品系列进行的，鲤鱼所以综合的过程要在相应的厂家综合库的支持下才能完成。草鱼草鱼6利用产生的网络表文件进行适配前的时序仿真，鲤鱼仿真过程不涉及具体器件的硬件特性，鲤鱼是较为粗略的。草鱼一般的设计，鲤鱼也可略去这一步骤。草鱼草鱼7利用适配器将综合后的网络表文件针对某一具体的目标器件进行逻辑映射操作，鲤鱼包括底层器件配置、PORK逻辑分割、PORK逻辑优化和布局布线。草鱼草鱼8在适配完成后，鲤鱼产生多项设计结果PORK（A）适配报告，鲤鱼包括芯片内部资源利用情况，鲤鱼设计的布尔方程描述情况等；PORK（B）适配后的仿真模型；PORK（C）器件编程文件。草鱼根据适配后的仿真模型，鲤鱼可以进行适配后时序仿真，鲤鱼因为已经得到器件的实际硬件特性（如时延特性），鲤鱼所以仿真结果能比较精确的预期未来芯片的实际性能。草鱼如果仿真结果达不到设计要求，鲤鱼就修改VHDL源代码或选择不同速度和品质的器件，鲤鱼直至满足设计要求。草鱼草鱼最后将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片FPGA中。草鱼草鱼14草鱼草鱼FPGA开发编程原理草鱼硬件设计需要根据各种性能指标、PORK成本、PORK开发周期等因素，鲤鱼确定最佳的实现方案，鲤鱼画出系统框图，鲤鱼选择芯片，鲤鱼设计PCB并最终形成样机。草鱼草鱼CPLD/FPGA软件设计可分为两大块PORK编程语言和编程工具。草鱼编程语言主要有VHDL和VERILOG两种硬件描述语言；PORK编程工具主要是两大厂家ALTERA和XILINX的集成综合EDA软件（如QUARTUS草鱼II、PORKFOUNDATION、PORKISE）以及第三方工具（如FPGA草鱼EXPRESS、PORKMODELSIM、PORKSYNPOSYS草鱼SVS等）。草鱼具体的设计输入方式有以下几种PORK草鱼1HDL语言方式。草鱼HDL既可以描述底层设计，鲤鱼也可以描述顶层的设计，鲤鱼但它不容易做到较高的工作速度和芯片利用率。草鱼用这种方式描述的项目最后所能达到的性能与设计人员的水平、PORK经验以及综合软件有很大的关系。草鱼草鱼2图形方式。草鱼可以分为电路原理图描述，鲤鱼状态机描述和波形描述三种形式。草鱼有的软件三种输入方法都支持。草鱼电路原理图方式描述比较直观和高效，鲤鱼对综合软件的要求不高。草鱼一般大都使用成熟的IP核和中小规模集成电路所搭成的现成电路，鲤鱼整体放到一片可编程逻辑器件的内部去，鲤鱼所以硬件工作速度和芯片利用率很高，鲤鱼但是一但项目很大的时候，鲤鱼该方法就显得有些繁琐；PORK状态机描述主要用来设计基于状态机思想的时序电路。草鱼在图形的方式下定义好各个工作状态，鲤鱼然后在各个状态上输入转换条件以及相应的输入输出，鲤鱼最后生成HDL语言描述，鲤鱼送去综合软件综合到可编程逻辑器件的内部。草鱼由于状态机到HDL语言有一种标准的对应描述方式，鲤鱼所以这种输入方式最后所能达到的工作速度和芯片利用率主要取决于综合软件；PORK波形描述方式是基于真值表的一种图形输入方式，鲤鱼直接描述输入与输出的波形关系。草鱼这种输入方式最后所能达到的工作速度和芯片利用率也是主要在于综合软件。草鱼草鱼2草鱼草鱼数字钟总体设计方案草鱼青岛科技大学本科毕业设计（论文）721草鱼草鱼数字钟的构成草鱼数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。草鱼由于计数的起始时间不可能与标准时间（如北京时间）一致，鲤鱼故需要在电路上加一个校时电路，鲤鱼同时标准的1HZ时间信号必须做到准确稳定。草鱼通常使用石英晶体振荡器电路构成数字钟。草鱼图21所示为数字钟的一般构成框图。草鱼主要包括时间基准电路、PORK计数器电路、PORK控制电路、PORK译码和显示电路。草鱼其中的控制逻辑电路是比较灵活多样的，鲤鱼不断完善它可以增强数字钟的功能。草鱼草鱼草鱼译码驱动译码驱动译码驱动译码驱动译码驱动译码驱动时十位计数时个位计数分十位计数分个位计数秒十位计数秒个位计数校时控制电路校分控制电路分频器电路分频器电路晶体振荡器电路1HZ图21草鱼数字钟的一般组成框图草鱼FIGUER草鱼21草鱼COMPOSITION草鱼OF草鱼THE草鱼DIGITAL草鱼CLOCK草鱼BLOCK草鱼DIAGRAM草鱼22草鱼草鱼数字钟硬件电路设计草鱼1系统芯片的选取草鱼本系统拟采用ALTERA公司CYCLONE系列的EP1C3T144芯片。草鱼选用该款芯片的原因是PORK草鱼草鱼ALTERA公司的QUARTUS草鱼II开发环境非常友好、PORK直观，鲤鱼为整个系统的开发提供了极大的方便；PORK草鱼草鱼该FPGA片内逻辑资源、PORKIO端口数和RAM容量都足够用，鲤鱼并且价格相对来说比较便宜，鲤鱼速度快，鲤鱼可以满足要求，鲤鱼且有很大的升级空间。草鱼草鱼EP1C3T144是ALTERA公司生产的CYCLONE草鱼I代、PORK基于15V（内核），鲤鱼33V（I/O），鲤鱼013UM和SRAM的FPGA，鲤鱼容量为2910个LE，鲤鱼拥有13个草鱼M4KRAM（4K位奇偶校验）块；PORK除此之外，鲤鱼还集成了许多复杂的功能，鲤鱼提供了全功能的锁相环（PLL），鲤鱼用于板级的时钟基于FPGA的多功能数字钟设计8网络管理和专用I/O口，鲤鱼这些接口用于连接业界标准的外部存储器器件，鲤鱼具有成本低和使用方便的特点，鲤鱼具有以下特性PORK草鱼草鱼新的可编程架构通过设计实现低成本；PORK草鱼草鱼嵌入式存储资源支持各种存储器应用和数字信号处理器（DSP）；PORK草鱼草鱼采用新的串行置器件如EPCS1的低成本配置方案；PORK草鱼草鱼支持LVTTL、PORKLVCMOS、PORKSSTL2以及SSTL3草鱼I/O标准；PORK草鱼草鱼支持66MHZ，鲤鱼32位PCI标准；PORK草鱼草鱼支持低速（311MBPS）LVDS草鱼I/O；PORK草鱼草鱼支持串行总线和网络接口及各种通信协议；PORK草鱼草鱼使用PLL管理片内和片外系统时序；PORK草鱼草鱼支持外部存储器，鲤鱼包括草鱼DDR草鱼SDRAM（133MHZ），鲤鱼FCRAM以及草鱼SDR草鱼SDRAM；PORK草鱼草鱼支持多种IP，鲤鱼包括ALTERA公司的MEGACORE以及其合伙组织的IP，鲤鱼支持最新推出的NIOS草鱼II嵌入式处理器，鲤鱼具有超凡的性能、PORK低成本和最完整的一套软件开发工具。草鱼7草鱼EP1C3T144引脚图如图22所示。草鱼草鱼草鱼图22草鱼EP1C3T144引脚图草鱼青岛科技大学本科毕业设计（论文）9FIGURE草鱼22草鱼EP1C3T144草鱼PIN草鱼DIAGRAM草鱼2显示电路设计草鱼显示电路所选用4个数码管以静态显示驱动方式完成时、PORK分显示。草鱼静态驱动是指每个数码管的每一个段码都由一个I/O端口进行驱动，鲤鱼其优点是编程简单，鲤鱼显示亮度高，鲤鱼缺点是占用I/O端口多。草鱼草鱼显示电路原理图如图23所示。草鱼草鱼草鱼图23草鱼草鱼LED静态驱动显示原理图草鱼FIGURE草鱼23草鱼LED草鱼STATIC草鱼DISPLAY草鱼PRINCIPLE草鱼DIAGRAM草鱼基于FPGA的多功能数字钟设计10草鱼草鱼草鱼草鱼3草鱼草鱼单元电路设计草鱼31草鱼草鱼分频模块电路设计与实现草鱼晶体振荡器是构成数字式时钟的核心，鲤鱼振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，鲤鱼它保证了时钟的走时准确及稳定。草鱼草鱼石英晶体的选频特性非常好，鲤鱼只有某一频率点的信号可以通过它，鲤鱼其它频率段的信号均会被它所衰减，鲤鱼而且，鲤鱼振荡信号的频率与振荡电路中的R、PORKC元件的数值无关。草鱼因此，鲤鱼这种振荡电路输出的是准确度极高的信号。草鱼然后再利用分频电路，鲤鱼将其输出信号转变为秒信号，鲤鱼其组成框图如图31。草鱼草鱼草鱼草鱼草鱼图31秒产生电路框图草鱼FIGURE草鱼31草鱼SECOND草鱼SIGNAL草鱼CIRCUIT草鱼DIAGRAM草鱼本系统使用的晶体振荡器电路给数字钟提供一个频率稳定准确的40MHZ的方波信号，鲤鱼其输出至分频电路。草鱼其内部结构图见图32。草鱼草鱼ICLKOCLK1SOCLK2MSDIVINST8草鱼图32草鱼分频模块草鱼FIGURE草鱼32草鱼DIVIDER草鱼MODULE草鱼CIRCUIT草鱼DESIGN草鱼经分频后输出1HZ的标准秒信号CLK1、PORK4MHZ的按键扫描信号、PORK1KHZ的按键去抖信号和500HZ用于报时模块的输入信号。草鱼该模块的时序仿真图如图33所示，鲤鱼满足设计要求。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼分频电路石英晶体振荡电路秒信号青岛科技大学本科毕业设计（论文）11草鱼草鱼草鱼草鱼图33草鱼分频模块仿真图草鱼FIGURE草鱼33草鱼POINTS草鱼FREQUENCY草鱼MODULE草鱼SIMULATION草鱼DIAGRAM草鱼32草鱼草鱼校时控制模块电路设计与实现草鱼321草鱼草鱼键盘接口电路原理草鱼校时控制模块在本系统中也就是键盘接口电路部分。草鱼首先介绍键盘接口电路的工作原理。草鱼本系统采用的是行列式键盘接口，鲤鱼相对个按键的键盘接口来说节省了I/O接口。草鱼行线通过一个电阻被上拉到5V电压。草鱼行线与按键的一个引脚相连，鲤鱼列线与按键的另一个引脚相连。草鱼平时列线被置成低电平，鲤鱼没有按键被按下的时候，鲤鱼行线保持高电平，鲤鱼而有按键被按下的时候，鲤鱼行线被拉成低电平，鲤鱼这时候控制器就知道有按键被按下，鲤鱼但只能判断出在哪一行，鲤鱼不能判断出在哪一列，鲤鱼因此接下来就要进行键盘扫描，鲤鱼以确定具体是哪个按键被按下。草鱼键盘扫描的过程事将列线逐列置成低电平，鲤鱼然后读取行线状态，鲤鱼直到行线中出现低电平，鲤鱼可知这时哪一列是低电平，鲤鱼然后将行线与列线的状态装入键码寄存器，鲤鱼进行按键译码，鲤鱼得到按下的按键的相应编码，鲤鱼这样就完成了按键扫描的过程。草鱼当然，鲤鱼一个完整的按键扫描过程还需要配合相应的键盘去抖手段才能正确的识别按键，鲤鱼不会发生重键和错误判断等情况。草鱼草鱼322草鱼草鱼键盘接口的VHDL描述草鱼1按键消抖草鱼本模块用于当有按键按下时，鲤鱼采用软件消抖的办法去除按键抖动。草鱼模块的实现方法是先判断是否有按键按下，鲤鱼如有按键按下则延时一段时间，鲤鱼待抖动过去之后再读行线状态，鲤鱼如果仍有低电平行线，鲤鱼则确定有按键按下，鲤鱼然后产生一个有按键按下的信号。草鱼该模块有一个时钟输入端口，鲤鱼输入时钟信号是分频出来的1KHZ的时钟；PORK有一个输入端口与行线相连，鲤鱼用于输入行线状态；PORK一个输出端口，鲤鱼用于输出有按键按下的信号。草鱼草鱼该电路的VHDL程序如下PORK草鱼LIBRARY草鱼IEEEPORK草鱼USE草鱼IEEESTD_LOGIC_1164ALLPORK草鱼基于FPGA的多功能数字钟设计12USE草鱼IEEESTD_LOGIC_ARITHALLPORK草鱼USE草鱼IEEESTD_LOGIC_UNSIGNEDALLPORK草鱼ENTITY草鱼QUDOU草鱼IS草鱼草鱼PORTCLK1IN草鱼STD_LOGICPORK草鱼草鱼草鱼草鱼草鱼草鱼ROWIN草鱼STD_LOGIC_VECTOR3草鱼DOWNTO草鱼0PORK草鱼草鱼草鱼草鱼草鱼草鱼KEY_PREOUT草鱼STD_LOGICPORK草鱼END草鱼QUDOUPORK草鱼ARCHITECTURE草鱼BEHAV草鱼OF草鱼QUDOU草鱼IS草鱼草鱼草鱼草鱼草鱼SIGNAL草鱼SIG1,COUNTERSTD_LOGIC_VECTOR3草鱼DOWNTO草鱼0PORK草鱼草鱼草鱼草鱼SIGNAL草鱼TMP1,SIG2STD_LOGICPORK草鱼BEGIN草鱼草鱼草鱼草鱼SIG1KEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODEKEY_CODE“0101“草鱼THEN草鱼M0“0000“PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼M1“0000“PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼CA“0000“草鱼THEN草鱼M0M01PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼ELSE草鱼M0“1001“PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼M1M11PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼END草鱼IFPORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼END草鱼IFPORK草鱼草鱼END草鱼IFPORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼A“0000“草鱼THEN草鱼R0R01PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼ELSE草鱼R0“1001“PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼R1R11PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼END草鱼IFPORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼END草鱼IFPORK草鱼草鱼END草鱼IFPORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼AR0PORK草鱼BR1PORK草鱼END草鱼PROCESSPORK草鱼END草鱼SECPORK草鱼程序中第一个进程主要是对日的长短的设置，鲤鱼SR0和SR1分别是日的低位和高位的信号，鲤鱼它们的值由输入SEL20决定。草鱼SEL0由年计数模块输入，鲤鱼SEL1和SEL2由月计数模块输入。草鱼第二个进程主要实现计数和加减控制。草鱼日计数模块的时序仿真图如图38所示，鲤鱼仿真图满足设计的要求。草鱼草鱼草鱼图38草鱼日计数仿真时序图草鱼FIGURE草鱼38草鱼DAY草鱼COUNT草鱼TIMING草鱼DIAGRAM草鱼SIMULATION草鱼333草鱼草鱼月计数和年计数模块草鱼1月计数模块逻辑框图如图39所示。草鱼输出ERYUE端口接日模块的SEL2，鲤鱼YSEL端口接SEL1草鱼。草鱼其VHDL程序描述见附录。草鱼草鱼草鱼基于FPGA的多功能数字钟设计22图39草鱼月计数逻辑框图草鱼FIGURE草鱼39草鱼MONTHS草鱼COUNTING草鱼LOGIC草鱼DIAGRAM草鱼草鱼草鱼草鱼草鱼其仿真时序图如图310所示。草鱼仿真图中有毛刺出现，鲤鱼但并不会对本模块的计数产生影响，鲤鱼满足本设计的需要。草鱼草鱼青岛科技大学本科毕业设计（论文）23草鱼图310草鱼月模块仿真时序图草鱼FIGURE草鱼311草鱼MONTH草鱼TIMING草鱼DIAGRAM草鱼SIMULATION草鱼MODULE草鱼2年计数模块的逻辑框图如图311所示。草鱼年计数模块的输出NSEL端口接日模块的SEL0。草鱼其它端口的功能与上述模块类似。草鱼其VHDL描述见附录。草鱼草鱼草鱼草鱼草鱼图311年计数逻辑框图草鱼FIGURE草鱼311草鱼YEARS草鱼COUNT草鱼LOGIC草鱼DIAGRAM草鱼年模块的计数范围是从2000到2099，鲤鱼在这之间的闰年见表32。草鱼由于年份都带有20，鲤鱼所以省略，鲤鱼用年份数来表示。草鱼将表32中的年份用二进制表示即可得到以下规律PORK当年个位的后2位为“00”且十位的最后一位为“0”，鲤鱼或者年的个位的后2位为“10”且年十位的最后一位为“1”的时候，鲤鱼该年为闰年，鲤鱼否则为平年。草鱼草鱼表32草鱼闰年表草鱼TABLE草鱼32草鱼LEAP草鱼YEAR草鱼TABLE00040812162024283236404448525660646872768084889296草鱼其仿真时序图如图312所示，鲤鱼满足设计的要求。草鱼草鱼基于FPGA的多功能数字钟设计24草鱼图312年模块仿真时序图草鱼FIGURE草鱼312草鱼YEARS草鱼A草鱼TIMING草鱼DIAGRAM草鱼SIMULATION草鱼MODULE草鱼34草鱼草鱼动态扫描及显示电路设计与实现草鱼341草鱼草鱼动态扫描模块草鱼动态扫描电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，鲤鱼并且输出数码管的片选信号和位选信号。草鱼所谓动态扫描显示方式是在显示某一位LED显示块的数据的时候，鲤鱼让其它位不显示，鲤鱼然后在显示下一位的数据，鲤鱼同时关闭其他显示块。草鱼利用人眼的视觉暂留的现象，鲤鱼就可以造成各位数据同时显示的假象。草鱼一般每一位的显示时间为110MS。草鱼草鱼草鱼图313草鱼动态扫描逻辑框图草鱼FIGURE草鱼313草鱼DYNAMIC草鱼SCANNING草鱼LOGIC草鱼DIAGRAM草鱼该模块的输入端口DISCLK是频率为500HZ的扫描时钟，鲤鱼故每一位显示的时间为2MS，鲤鱼需要扫描10个数码管，鲤鱼故显示间隔为20MS。草鱼由分频模块提供；PORK端口CONV显示转换信号，鲤鱼当其为高电平时，鲤