数字逻辑设计及应用ppt课件

.,1,第2章内容回顾,常用按位计数制的转换非十进制的加法和减法负数的表示符号数值（原码）补码数制：基数补码、基数减1补码二进制的原码、反码、补码表示,.,2,第2章内容回顾,二进制补码的加法和减法十进制数的二进制编码BCD码、2421码、余3码二五混合码、10中取1码葛莱码（Graycode）字符编码动作、条件和状态的编码,.,3,第3章数字电路,介绍数字电路中的电气知识,数字逻辑设计及应用,.,4,思考几个问题,在模拟的世界中如何表征数字系统？如何将物理上的实际值映射为逻辑上的0和1？什么时候考虑器件的逻辑功能；什么时候考虑器件的模拟特性？,.,5,3.1逻辑信号和门电路,如何获得高、低电平？高电平对应0还是1？,.,6,3.1逻辑信号和门电路,从物理的角度考虑电路如何工作，工作中的电气特性实际物理器件不可避免的时间延迟问题从逻辑角度输入、输出的逻辑关系三种基本逻辑：与、或、非,.,7,基本逻辑运算：与（AND）,000010100111,逻辑表达式Z=AB,开关：1通、0断灯：1亮、0不亮,当且仅当所有输入全为1时，输出为1,真值表,.,8,基本逻辑运算：或（OR）,逻辑表达式：Z=A+B,只要有任何一个输入为1，输出就为1,000011101111,.,9,基本逻辑运算：非（NOT）,产生一个与输入相反的输出,通常称为反相器（inverter）,.,10,与非和或非,与非逻辑表达式：Z=(AB)逻辑符号：,或非逻辑表达式：Z=(A+B)逻辑符号：,.,11,真值表,.,12,关于逻辑代数的几个公理,若X1,则X=0若X0,则X=10=11=000=01+1=111=10+0=001=10=01+0=0+1=1,.,13,3.2逻辑系列,（LogicFamily）同一系列的芯片具有类似的输入、输出及内部电路特征，但逻辑功能不同。不同系列的芯片可能不匹配TTL逻辑系列CMOS系列,.,14,3.2CMOS逻辑,CMOS逻辑电平,未定义,典型的5V电源电压其它电源电压：3.3V或2.7V,.,15,2、MOS晶体管,分为：N沟道和P沟道,通常：Vgs=0Vgs=0Rds很高（106）截止状态VgsRds导通状态,.,16,MOS晶体管,分为：N沟道和P沟道,通常：Vgs兆欧）无论栅电压如何栅漏、栅源之间几乎没有电流（漏电流leakagecurrent,A）栅极与源和漏极之间有电容耦合信号转换时，电容充放电，功耗较大,.,18,MOS管的基本开关电路,只要电路参数选择合理,输入低，截止，输出高,输入高，导通，输出低,.,19,3、基本的CMOS反相器,工作原理1、VIN=0.0VVGSN=0.0V，Tn截止VGSP=VINVDD=5.0V，Tp导通VOUTVDD=5.0V2、VIN=VDD=5.0VVGSN=5.0V，Tn导通VGSP=VINVDD=0.0V，Tp截止VOUT0,.,20,4、CMOS与非门,工作原理：1、A、B至少有一个为低T1、T3至少有一个截止，T2、T4至少有一个导通；Z为高（VDD）2、A、B都为高T1、T3都导通，T2，T4都截止，Z为低（0V）,.,21,4、CMOS或非门,工作原理：1、A、B都为低T1、T3都截止，T2，T4都导通，Z为高（VDD）2、A、B至少有一个为高T1、T3至少有一个导通，T2、T4至少有一个截止；Z为低（0V）,.,22,5、扇入（fanin）,门电路所具有的输入端的数目导通电阻的可加性限制了CMOS门的扇入数可用较少输入门级联得到较多的输入,.,23,6、非反相门,非反相缓冲器,.,24,7、CMOS与或非门,.,25,3.4CMOS电路的电气特性,逻辑电压电平直流噪声容限扇出速度功耗噪声静电放电漏极开路输出、三态输出,物理上的而不是逻辑上的,.,26,3.5CMOS稳态电气特性,逻辑电平和噪声容限,.,27,逻辑电平规格VOHmin：VIHmin：VILmax：VOLmax：,直流噪声容限（DCnoisemargin）多大的噪声会使最坏输出电压被破坏得不可识别,.,28,.,29,.,30,回顾,正逻辑和负逻辑三种基本逻辑：与、或、非三种描述方法：真值表逻辑表达式逻辑符号与非和或非,.,31,逻辑系列：TTL系列和CMOS系列CMOS逻辑电平,.,32,CMOS反相器,.,33,CMOS反相器,.,34,CMOS反相器,.,35,CMOS反相器,.,36,导通电阻的可加性限制了CMOS门的扇入数,.,37,3.4CMOS电路的电气特性,逻辑电压电平直流噪声容限扇出速度、功耗噪声、静电放电漏极开路输出、三态输出,数据表（datasheet）规格说明（教材P69）,.,38,3.5CMOS稳态电气特性,逻辑电平和噪声容限,.,39,逻辑电平规格,VCC0.1V,地0.1V,0.7VCC,0.3VCC,.,40,直流噪声容限（DCnoisemargin）多大的噪声会使最坏输出电压被破坏得不可识别,30%VCC0.1V,.,41,带电阻性负载的电路特性,.,42,输出为低态时VOUT=VOHmin输出端提供电流sourcingcurrent能提供的最大电流IOHmax（拉电流）,.,44,VOUT=0,VIN=1,VOUT=1,VIN=0,输出为低态时，估计吸收电流：,输出为高态时，估计提供电流：,.,45,非理想输入时的电路特性,输出电压变坏（有电阻性负载时更差）更糟糕的是：输出端电流，功耗,.,46,扇出（fan-out）,在不超出其最坏情况负载规格的条件下，一个逻辑门能驱动的输入端个数。扇出需考虑输出高电平和低电平两种状态总扇出min（高态扇出，低态扇出）直流扇出和交流扇出,.,47,负载效应,当输出负载大于它的扇出能力时（P77）输出电压变差（不符合逻辑电平的规格）传输延迟和转换时间变长温度可能升高，可靠性降低，器件失效,.,48,不用的CMOS输入端,不用的CMOS输入端绝不能悬空,增加了驱动信号的电容负载，使操作变慢,.,49,电流尖峰和去耦电容器,currentspikea&decouplingcapacitors,.,50,3.6CMOS动态电气特性,CMOS器件的速度和功耗在很大程度上取决于器件及其负载的动态特性。速度取决于两个特性：转换时间（transitiontime）传播延迟（propagationdelay）,逻辑电路的输出从一种状态变为另一种状态所需的时间,从输入信号变化到产生输出信号变化所需的时间,.,51,转换时间,上升时间tr和下降时间tf晶体管的“导通”电阻寄生电容（straycapacitance）,电容两端电压不能突变,在实际电路中可用时间常数近似转换时间,P79图3-36,.,52,传播延迟,P83图3-42,信号通路：一个特定输入信号到逻辑元件的特定输出信号所经历的电气通路。,.,53,功率损耗,静态功耗（staticpowerdissipation）动态功耗（dynamicpowerdissipation）两个管子瞬间同时导通产生的功耗PT对负载电容充、放电所产生的功耗PL,PL与负载电容、输入信号频率、(VCC)2成正比,.,54,回顾,CMOS稳态电气特性逻辑电压电平噪声容限,.,55,带电阻性负载的电路特性,保证提供或吸收的电流小于门电路的规定值,负载导致输出特性变坏,.,56,非理想输入时的电路特性输入偏离供电轨道，输出电压变坏,电流尖峰和去耦电容器,.,57,扇出（fan-out）当输出负载大于它的扇出能力时？输出特性变差电流，功耗，温度升高传输延迟、转换时间变长不用的CMOS输入端如何处理？如何毁坏CMOS器件？（自学）,.,58,3.6CMOS动态电气特性,考虑两个方面：速度、功耗,.,59,转换时间,考虑两个因素：晶体管的“导通”电阻寄生电容（straycapacitance）,电容两端电压不能突变,在实际电路中可用时间常数近似转换时间,P79图3-36,.,60,传播延迟,P83图3-42,信号通路：一个特定输入信号到逻辑元件的特定输出信号所经历的电气通路。,.,61,功率损耗,动态功耗的来源：两个管子瞬间同时导通产生的功耗PT对负载电容充、放电所产生的功耗PL,分为：静态功耗、动态功耗,.,62,功率损耗,动态功耗的来源：两个管子瞬间同时导通产生的功耗PT对负载电容充、放电所产生的功耗PL,分为：静态功耗、动态功耗,.,63,3.6CMOS动态电气特性,考虑两个方面：速度功耗,.,64,3.7其他CMOS输入输出结构,传输门,当EN=0，EN_L=1，晶体管截止，A、B断开当EN=1，EN_L=0，晶体管导通，A、B之间低阻抗连接双向器件传播延迟非常短,.,65,施密特触发器输入,采用内部反馈，边沿更陡,滞后：两个门限电压之差,.,66,施密特触发器的应用,波形变换,.,67,施密特触发器的应用,脉冲整形,.,68,施密特触发器的应用,脉冲鉴幅,.,69,三态输出,当EN=0时，C=1,Tp截止B=1,D=0,Tn截止高阻态（悬空态）当EN=1时，C=A,B=0,D=A由A控制输出为逻辑0或逻辑1,.,70,输出电平？造成逻辑混乱,很大的负载电流同时流过输出级可使门电路损坏,漏极开路输出,有源上拉activepull-up,有源上拉的CMOS器件其输出端不能直接相联,.,71,漏极开路输出,希望尽量小，减少上升时间太小则吸收电流太大,应用：驱动LED、线与、驱动多源总线,.,72,Z=Z1Z2=(AB)(CD)=(AB+CD),漏极开路输出的线连逻辑,线与,.,73,3.9双极逻辑,二极管开关特性,门限电压,反向击穿,漏电流,.,74,3.9双极逻辑,二极管逻辑,电平偏移：输出和输入的数值不相等不能直接驱动负载通常用于集成电路内部的逻辑单元,02V低电平逻辑023V未定义35V高电平逻辑1,二极管与门,.,75,双极结型晶体管,截止区放大区饱和区,.,76,肖特基晶体管,三极管内部电荷的建立和消散都需要时间存储时间（传输延迟的重要部分）确保晶体管正常工作时不进入深度饱和利用肖特基二极管,.,77,回顾,CMOS稳态电气特性逻辑电压电平和噪声容限带电阻负载的电路特性、扇出非理想输入、电流尖峰和去耦电容器不用的CMOS输入端CMOS动态电气特性速度：转换时间、传播延迟功耗：静态、动态,.,78,回顾,其他CMOS输入输出结构传输门施密特触发器输入三态输出漏极开路输出,线与,.,79,3.9双极逻辑,二极管开关特性,二极管逻辑,电平偏移不能直接驱动负载,.,80,双极结型晶体管,截止区放大区饱和区,.,81,肖特基晶体管,三极管内部电荷的建立和消散都需要时间存储时间（传输延迟的重要部分）确保晶体管正常工作时不进入深度饱和利用肖特基二极管,.,82,3.10晶体管晶体管逻辑,TTL与非门工作原理TTL逻辑的电气特性逻辑电平和噪声容限扇出、驱动能力、电阻性负载特性不用的输入端其它TTL电路或非门、非反相门三态输出、集电极开路OC门,TTL系列低态：0.00.8V高态：2.05.0V,.,83,二极管与门,输入保护,分相器,推拉式输出,.,84,低,截止,高,高,低,.,85,高,导通,低,1.0V,0.7V,.,86,逻辑系列,3.8CMOS系列HC、HCT高速VHC、VHCTFCT、FCT-T,3.11TTL系列H高速S肖特基L低功耗（LS）A高级（AS、ALS）F快速,功能,.,87,3.12CMOS/TTL接口,需要考虑：噪声容限、扇出、电容负载,.,88,74HCT驱动74LS高态:3.842.0=1.84V低态:|0.330.8|=0.47V,74LS驱动74HCT高态:2.72.0=0.7V低态:|0.50.8|=0.3V,1、直流噪声容限,.,89,74HCT驱动74LS低态扇出：,2、扇出,高态扇出：,高态剩余驱动能力：,.,90,2、扇出,思考：74LS(TTL)驱动74HCT(CMOS)的情况？,为什么说用TTL驱动TTL兼容的CMOS输入端几乎不用考虑直流扇出的限制？,.,91,3.13低电压CMOS逻辑和接口,为什么使用低电压？减小电源电压可以减小动态功耗更小的尺寸、更高的集成度3.30.3V2.50.5V1.80.15V,.,92,LVTTL输出可直接驱动TTL输入端如果输入是5V容许的，TTL输出可驱动LVTTL输入端如果LVTTL输出是5V容许的，TTL和LVTTL三态输出可驱动同一总线,.,93,3.14发射极耦合逻辑ECL,如何提高速度？防止晶体管饱和电流型逻辑（CML）（currentmodelogic，CML）也称为：发射极耦合（ECL）,（emitter-coupledlogic）,.,94,输入低态：3.6V,Q2抢先导通,3.4V,基本CML电路,Q1截止OUT1=5.0VOUT2=4.2V,.,95,基本CML电路,输入高态：4.4V,Q1抢先导通,3.8V,Q2截止OUT2=5.0VOUT1=4.2V,差分输出differentialoutput,.,96,第3章小结,正逻辑表示和负逻辑表示三种基本逻辑运算：与、或、非逻辑表达式、真值表、逻辑符号作为电子开关运用的二极管、双极型晶体管、MOS场效应管的工作方式逻辑系列：CMOS系列和TTL系列CMOS反相器的构成及工作状态分析,.,97,第3章小结（续）,学习理解逻辑电路的静态、动态特性分析，等价的输入、输出模型逻辑电压电平和噪声容限带电阻负载的电路特性、扇出非理想输入、电流尖峰和去耦电容器不用的CMOS输入端速度、功耗,.,98,第3章小结（续）,理解特殊的输入输出结构CMOS传输门施密特触发输入结构三态输出结构漏极开路OD输出结构（集电极开路OC）了解其他类型