第四章触发器_数字电路技术基础(清华大学出版社).ppt_第1页
第四章触发器_数字电路技术基础(清华大学出版社).ppt_第2页
第四章触发器_数字电路技术基础(清华大学出版社).ppt_第3页
第四章触发器_数字电路技术基础(清华大学出版社).ppt_第4页
第四章触发器_数字电路技术基础(清华大学出版社).ppt_第5页
已阅读5页，还剩27页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字电子技术基础电子课件,郑州大学电子信息工程学院2020年5月20日,第四章触发器,4.1概述,一、用于记忆一位二进制信号1.有两个能自行保持的稳定状态0态或1态2.根据输入信号可以置成0或1二、分类1.按电路结构（基本，同步，主从，边沿）2.按控制方式和逻辑功能（RS,JK,D,T）3.按存储数据的原理（静态，动态）,4.2基本RS触发器,4.2.1与非门构成的基本RS触发器电路结构及工作原理,1.当时，触发器处于保持状态。2.当、，无论触发器其现态为何值，都置1。3.当、，无论触发器其现态为何值，都置0。4.当时，则有，此既非0态也非1态。,逻辑功能描述,【例4.2.1】已知和的波形图如图4.2.4所示，试画出基本RS触发器输出端的波形（假设初态为0）。,或非门构成的基本RS触发器,4.2.2同步RS触发器,一、电路结构与工作原理,电平触发方式中的空翻现象,【例4.2.2】已知电路结构如图4.2.6（a）所示的同步RS触发器输入信号波形如图4.2.8所示，试画出和端的波形。假设触发器的初始状态为0。,二、同步触发器的其他接法,1带异步置位、复位端的同步RS触发器,2D型锁存器,4.3主从结构触发器,一、电路结构与工作原理,提高可靠性，要求每个CP周期输出状态只能改变1次,【例4.3.1】已知主从RS触发器的输入信号、和时钟信号波形，试画出端和端的波形。假设初态。,解：画出两端波形如图4.3.2所示。由图可见，在期间，虽然主触发器因和的变化而多次翻转，但从触发器只在信号的下降沿翻转一次，没有空翻。,主从JK触发器,希望在,的条件下，触发器的次态也是确定的,(5)列出真值表,二、主从结构触发器的动作特点,【例4.3.2】已知主从JK触发器的J、K输入信号波形，试画出J、K端波形。（假设Q的初始状态为0）,五、集成主从JK触发器,图示为集成主从JK触发器74H72的逻辑电路和逻辑符号。,4.4边沿触发器,为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CP的下降沿（或上升沿）到时的输入信号状态，与在此前、后输入的状态没有关系。用CMOS传输门的边沿触发器维持阻塞触发器用门电路tpd的边沿触发器。,4.4.1维持阻塞结构边沿触发器,一、电路结构及工作原理,二、集成维持阻塞D触发器,常用的集成维持阻塞触发器有7474（T1074）、74H74（T2074）、74S74（T3074）和74LS74（T4074）等，这四种触发器均为双触发器。它们具有相同的逻辑功能，具有相同的片脚排列。其特性表如表4.4.1所示。,【例4.4.1】已知双D触发器7474的、及D端波形，其初始状态为。试画出输出端的波形。,解：,4.4.2利用传输延迟时间的边沿触发器,一、电路结构及工作原理,二、集成边沿JK触发器,常用集成下降沿双JK触发器有74S112（T3112）和74LS112（T4112）等。它们的逻辑功能、片脚排列及逻辑符号完全相同。,4
人人文库> 全部分类> 教育资料 > 课设设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论